高速數(shù)字視頻接口技術(shù)研究.pdf

1、數(shù)字視頻接口DVI(Digital Visual Interface)是目前數(shù)字平板顯示的主要接口標(biāo)準(zhǔn),它的核心內(nèi)容就是TMDS(Transition Minimized Differential Signal)——最小變化差分信號(hào)。
　　 本文在對(duì)DVI接口標(biāo)準(zhǔn)和TMDS電氣傳輸標(biāo)準(zhǔn)協(xié)議深入理解和研究的基礎(chǔ)上,論證了基于TMDS的數(shù)字視頻傳輸和編解碼技術(shù)演示驗(yàn)證平臺(tái)的總體設(shè)計(jì)方案。詳細(xì)介紹和分析了作為接口核心內(nèi)容的TMDS最小

2、化差分信號(hào)的邏輯架構(gòu)、通信協(xié)議的編碼算法、解碼算法。設(shè)計(jì)并制作了PCB電路板。根據(jù)DV11.0的規(guī)格要求,分別對(duì)編碼和解碼電路進(jìn)行了研究與設(shè)計(jì)。利用VerilogHDL語(yǔ)言編寫IP核實(shí)現(xiàn)編碼、解碼。代替TFP510和TFP501作為發(fā)送器和接收器實(shí)現(xiàn)視頻數(shù)據(jù)的編碼、解碼及差分傳輸?shù)恼_驗(yàn)證。
　　 編碼電路是發(fā)送器的一部分,它的功能主要是把8bit的視頻信號(hào)和2bit的控制信號(hào)編碼成為10bit的信號(hào)輸出給串行器。通過硬件描述語(yǔ)

3、言編寫,形成獨(dú)立編碼IP核,實(shí)現(xiàn)直流平衡,使得編碼輸出中的邏輯“1”和邏輯“0”的個(gè)數(shù)盡量保持平衡。
　　 解碼電路是接收器的一部分,它的功能主要是把從發(fā)送器傳過來(lái)的10bit的編碼信號(hào)解碼出來(lái),解碼出8bit的視頻信號(hào)、2bit的控制信號(hào)以及1bit的使能信號(hào)DE。實(shí)現(xiàn)了數(shù)據(jù)信號(hào)與控制信號(hào)的分離。
　　 最后給出了具體的調(diào)試方法和調(diào)試結(jié)果,并分析了影響高頻信號(hào)完整性和電路噪聲的因素。理論分析和實(shí)際調(diào)試結(jié)果表明,該實(shí)驗(yàn)電