高精度音頻Σ-△DAC的研究與設(shè)計.pdf

1、Σ-△DAC把過采樣技術(shù)和Σ-△噪聲整形技術(shù)相結(jié)合,不要求精度高和規(guī)模大的模擬器件就可實現(xiàn)數(shù)字信號到模擬信號之間的轉(zhuǎn)換。作為高性能數(shù)模轉(zhuǎn)換芯片,它已成為DAC研究的熱點,其應(yīng)用也從高精度音頻領(lǐng)域擴展到測量及無線通信等領(lǐng)域。
　　本文研究的是高精度音頻Σ-△DAC調(diào)制技術(shù)。Σ-△DAC主要包括:插值濾波器、Σ-△調(diào)制器和內(nèi)部DAC。其中插值濾波器采用兩個半帶濾波器,一個FIR濾波器和一個積分梳狀濾波器級聯(lián),實現(xiàn)128倍過采樣。并對濾

2、波器系數(shù)進行CSD編碼,避免實現(xiàn)時使用乘法器,這樣利于硬件實現(xiàn),減小規(guī)模。Σ-△調(diào)制器采用四階四位輸出的MASH(2-2)結(jié)構(gòu)。這種結(jié)構(gòu)的調(diào)制器的帶內(nèi)信噪比較高,并對帶內(nèi)噪聲有很好的抑制作用,最終只需積分器、量化器和加減器就能實現(xiàn),節(jié)約硬件資源并降低功耗。內(nèi)部4比特DAC轉(zhuǎn)換器采用開關(guān)電容技術(shù)完成,通過數(shù)據(jù)加權(quán)平均法使用15個電平完成4比特輸出,減少了電容間的失配程度。
　　本文運用MATLAB的Simulink環(huán)境中對插值濾波器

3、和Σ-△調(diào)制器進行了系統(tǒng)級仿真和頻譜分析,Σ-△調(diào)制器輸出信噪比達到172.1dB,滿足18位數(shù)字信號所需的精度。然后采用硬件描述語言(HDL)對電路進行描述,通過QuartusⅡ平臺進行功能仿真,并下載到FPGA器件下進行測試驗證,結(jié)果表明,輸入采樣頻率為48kHz,位寬為18位,頻率為12kHz的數(shù)字正弦信號時,輸出信噪比達到了111.9dB,滿足18位轉(zhuǎn)換應(yīng)用所需的要求。對于模擬部分的內(nèi)部DAC設(shè)計,采用0.18-um1P6M N