JPEG編碼器的設(shè)計(jì)與優(yōu)化.pdf

1、近年來，隨著微電子技術(shù)，網(wǎng)絡(luò)通信技術(shù)和多媒體技術(shù)的高速發(fā)展，消費(fèi)類電子、通信、影視及廣播、計(jì)算機(jī)技術(shù)日益緊密地結(jié)合起來。數(shù)字圖像壓縮編碼技術(shù)也逐漸成熟，對(duì)于計(jì)算機(jī)的聲音和視頻處理能力也提出了更高的要求，實(shí)時(shí)圖像處理在眾多領(lǐng)域得到了越來越廣泛的應(yīng)用。圖像壓縮/解壓縮芯片已經(jīng)成為多媒體技術(shù)的重要研究?jī)?nèi)容，這些芯片的研究成為了信息產(chǎn)業(yè)的新熱點(diǎn)。 本文主要介紹了JPEG基本模式的編碼規(guī)范，高速JPEG編碼器的整體設(shè)計(jì)思想、結(jié)構(gòu)和具體實(shí)現(xiàn)

2、，并在此基礎(chǔ)上針對(duì)速度，面積和功耗上進(jìn)行了一些優(yōu)化研究。 論文的主要工作如下： 1.對(duì)JPEG編碼標(biāo)準(zhǔn)進(jìn)行了分析，采用SystemC語言對(duì)JPEG編碼器進(jìn)行系統(tǒng)級(jí)建模，并利用完成的事務(wù)級(jí)模型建立了SystemC/HDL混合語言仿真平臺(tái)。 2.參考系統(tǒng)級(jí)模型的模塊劃分，采用Top-Down的模塊化設(shè)計(jì)方法，完成了JPEG高速編碼器的RTL設(shè)計(jì)，實(shí)現(xiàn)了編碼全過程的流水線結(jié)構(gòu)。 3.在色彩空間轉(zhuǎn)換模塊的設(shè)計(jì)中，

3、通過引入共享的固定常數(shù)乘法器，并加入優(yōu)化的控制邏輯，減小電路功耗30％以上。 4.在量化模塊的設(shè)計(jì)中，根據(jù)量化和游程編碼的特點(diǎn)，將其進(jìn)行融合，在合理的利用硬件資源的條件下加速編碼。 5.搭建RTL級(jí)的測(cè)試平臺(tái)，并在FPGA上實(shí)現(xiàn)了原形驗(yàn)證。 整個(gè)設(shè)計(jì)可以作為單獨(dú)的JPEG編碼器也可以作為IP核添加到系統(tǒng)中去。能夠作為高速JPEG編碼器，應(yīng)用于數(shù)碼相機(jī)、遠(yuǎn)程醫(yī)療、可視電話，手機(jī)，桌面視頻系統(tǒng)等各種消費(fèi)類電子產(chǎn)品中。