用VHDL設計實現JPEG（基本系統(tǒng)）硬件編碼器.pdf_第1頁
已閱讀1頁，還剩97頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、該文采用VHDL硬件描述語言設計實現了一個JPEG編碼器,JPEG是一種數字圖像壓縮算法即國際標準ISO-10918-1.JPEG算法可以將數字圖像壓縮到12:1甚至到100:1,前提是允許對圖像進行有損壓縮和犧牲圖像細節(jié).該編碼器是為消費類電子產品如數碼相機,數碼攝像機等設備而設計的.這些應用都要求低價格、低功耗,芯片面積小和高速度.為了實現這些要求,該設計采用VHDL(VHSIC Hardware Description Langu

2、age)硬件描述語言設計實現.采用硬件描述語言可以在行為級上對電路進行設計,然后再由EDA軟件將其轉換為硬件電路實現.隨著可編程芯片時鐘頻率的不斷提高,芯片容量的不斷增大,可以在芯片上實現更復雜功能,這又使可編程芯片的應用更加廣泛.該設計可以單獨作為編碼器在FPGA上實現,也可以作為一個IP核嵌入到其他設計中去.用硬件實現JPEG編碼器比用基于微處理器的軟件編碼器要困難許多.JPEG需要進行大量的浮點乘法運算,但用硬件實現乘法運算會占用

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論