鐵電薄膜器件的電學性能模擬及失效行為研究.pdf

1、用鐵電場效應晶體管(FeFET)作為存儲單元的鐵電存儲器,具有結(jié)構(gòu)簡單、難以揮發(fā)、功耗很低、非破壞性讀出、可多次反復讀寫、可高速大密度存取、抵抗輻射性能優(yōu)異以及易兼容集成電路工藝等優(yōu)點,因此,引起了人們的特別關注。本文首先綜述了鐵電材料及其存儲器的研究進展,包括鐵電體及鐵電薄膜材料的分類和物理特性、鐵電存儲器的發(fā)展歷史、研究現(xiàn)狀以及存在的問題,然后在此基礎上,利用理論建模和數(shù)值分析相結(jié)合的方法,重點研究了 FeFET的基本組成單元:鐵電

2、薄膜電容器、金屬層-鐵電層-絕緣層-半導體(MFIS)結(jié)構(gòu)以及MFIS-FET的電學性能及失效行為,主要內(nèi)容和結(jié)果如下:
　　1.通過聯(lián)立Miller模型、肖特基發(fā)射模型和載流子漂移-擴散模型,推導出了一種新的理論模型來模擬高介電鐵電薄膜電容器的漏電流-電壓(J-V)特性曲線。利用此模型,研究了不同摻雜濃度、空間電荷分布、薄膜厚度和電極材料對BST薄膜電容器電流密度的影響。結(jié)果顯示:模擬得到的電流密度呈電學滯后行為,并隨著摻雜濃度

3、的增加而增大;陰極界面處空間電荷對電流密度的影響很明顯,而陽極界面處的影響則可以忽略;電流密度隨薄膜厚度的增大而減小;通過Au/BST/Pt電容器的電流大于通過Pt/BST/Pt電容器的,表明勢壘高度越高,電流密度越小。所有這些模擬結(jié)果與之前的模擬或?qū)嶒灲Y(jié)果是一致的。因此,這項研究對解釋疲勞機制會有所幫助,對BST薄膜電容器及其器件的設計和性能改進能夠提供有用的指導。
　　2.通過考慮與電場相關的介電常數(shù),改進了傳統(tǒng)的空間電荷限制

4、電流理論。利用此改進理論,模擬了BST薄膜的J-V特性曲線,以及遷移率、鐵電參數(shù)和薄膜厚度分別對J-V特性曲線的影響。結(jié)果表明,J-V特性曲線分為低電場區(qū)域(斜率為1.99)和高電場區(qū)域(斜率為1.00),高電場區(qū)域開始于108 V/cm電場處,對應于實驗中的準歐姆區(qū)域,從而驗證了實驗中高電場準歐姆區(qū)域的出現(xiàn)是由和電場相關的介電常數(shù)引起的;J-V特性曲線的斜率和轉(zhuǎn)變電壓均不隨遷移率的變化而變化;再一次證明了鐵電非線性對鐵電薄膜電容器的漏

5、電流存在影響;在相同電壓下,漏電流隨BST薄膜厚度的增加而減小,這與之前的實驗結(jié)果是吻合的,并且隨著薄膜厚度的增加,J-V特性曲線的斜率和低電場區(qū)域與高電場區(qū)域的轉(zhuǎn)變電場均不變。
　　3.考慮鐵電層極化行為的歷史電場效應,采用偶極子轉(zhuǎn)換理論來描述鐵電層的電滯行為,并與金屬-氧化物-半導體(MOS)結(jié)構(gòu)的半導體器件物理理論相結(jié)合,提出了一種用于描述 MFIS結(jié)構(gòu)電容-電壓(C-V)特性和記憶窗口的改進模型。利用該改進模型模擬了Pt/

6、SBT/ZrO2/Si和Pt/BLT/MgO/Si結(jié)構(gòu)中鐵電層的極化行為,以及不同鐵電層厚度和絕緣層厚度下,該結(jié)構(gòu)的C-V特性和記憶窗口,并與實驗進行了對比。模擬結(jié)果與實驗結(jié)果能夠很好的符合,驗證了改進模型的正確性。利用此改進模型可以預測MFIS結(jié)構(gòu)的C-V特性和記憶窗口,進而對其設計、制作和性能改進提供有用的指導。
　　4.建立了一個改進的鐵電場效應晶體管模型,并利用該模型研究了兩種界面對鐵電場效應晶體管C-V特性、漏電流-柵源

7、電壓(ID-VGS)和漏電流-漏源電壓(ID-VDS)特性的影響。兩種界面包括金屬電極與鐵電層之間的界面層和絕緣層與半導體襯底之間的SiO2層。當鐵電場效應晶體管的界面層和SiO2層厚度固定時,利用該改進模型模擬了晶體管的C-V和ID-VGS特性曲線。結(jié)果發(fā)現(xiàn),模擬結(jié)果與實驗符合的很好,這充分證明了改進模型的正確性以及實驗中界面層或者SiO2層的存在。進一步,模擬了不同界面層和不同SiO2層厚度下MFIS-FET的C-V、ID-VGS和

8、ID-VDS特性曲線,得到的結(jié)果表明界面層或者SiO2層的存在會使得MFIS-FET的電學性能惡化,界面的厚度越厚,MFIS-FET的電學性能越差。界面層厚度比為0.00、0.05、0.10和0.15時的記憶窗口、ID-VGS和ID-VDS特性曲線與SiO2層厚度為0.00、2.00、4.00和6.00 nm時的記憶窗口、ID-VGS和ID-VDS特性曲線是近似的,這表明在MFIS-FET的設計、制作和測量過程中,兩種界面都是要考慮的。

9、另外,通過分析C-V特性曲線中的積累區(qū)電容,可以區(qū)分出兩種界面。因此,改進模型可以幫助實驗工作者在區(qū)分出界面的情況下,進一步優(yōu)化自己的實驗工藝。
　　5.基于描述鐵電層極化的兩種模型:改進的Preisach模型和偶極子轉(zhuǎn)換理論,分別結(jié)合界面層模型、遷移率模型和半導體器件物理理論,提出了描述MFIS-FET電學性能的兩種改進模型。為了驗證這兩種改進模型的正確性,進行了如下模擬與對比。(1)通過利用基于Preisach模型的MFIS-

10、FET改進模型,模擬了MFIS結(jié)構(gòu)的C-V特性曲線和MFIS-FET的ID-VGS和ID-VDS特性曲線,并與實驗結(jié)果和Lue模型模擬的結(jié)果進行了對比,發(fā)現(xiàn)改進模型與實驗符合的很好,明顯優(yōu)于Lue模型。(2)利用基于偶極子轉(zhuǎn)換理論的MFIS-FET改進模型,同樣模擬了MFIS結(jié)構(gòu)的C-V特性曲線和MFIS-FET的ID-VGS和ID-VDS特性曲線,并與實驗進行了對比,結(jié)果發(fā)現(xiàn)改進模型的模擬結(jié)果同樣與實驗符合的很好。又利用該改進模型,模