高速FIR數(shù)字濾波器的研究與應用.pdf

1、FIR濾波器是數(shù)字信號處理研究和應用中非常重要的內容,本文針對高速無線通信的需求,著重研究了高速FIR濾波器的并行設計結構,并通過方案分析和參數(shù)仿真得到了具體的FPGA設計和實現(xiàn)方案。
　　論文首先闡述了FIR數(shù)字濾波各種設計結構的原理,分析了它們的性能。然后,針對采樣速率800Msps的高速通信信號處理要求,分別設計了成形匹配濾波器和信道均衡器,其中,成形匹配濾波器系數(shù)固定,而信道均衡器系數(shù)可變。成形濾波器采用多相內插濾波結構設

2、計;匹配濾波器對時域并行結構和頻域并行結構設計方案進行了并行度和FPGA資源消耗的分析和比較,利用FIR濾波線性相位特點以及滑動窗口方法優(yōu)化FFT計算,減少了70％的乘法器資源。信道均衡器采用有利于硬件實現(xiàn)的LMS算法,針對LMS算法中誤差反饋對器件速度的影響問題,采用濾波系數(shù)延時更新的方法,實現(xiàn)了流水級數(shù)受限的FPGA設計,吞吐率提高了4倍。
　　通過ISE時序仿真結果表明所設計的成形匹配濾波器與信道均衡器達到了高速無線通信信號