抗輻照圖像信號處理電路的設(shè)計.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、目前,CMOS圖像傳感器(CIS)系統(tǒng)芯片作為圖像信息采集的主要來源,在航天和國防領(lǐng)域都有著廣泛的應(yīng)用前景,所以它的抗輻照性能至關(guān)重要。圖像處理電路作為CIS系統(tǒng)芯片的重要組成部分,因此需要對其進行輻照加固設(shè)計?；赟OI工藝設(shè)計的抗輻照集成電路的成本十分昂貴,利用商用工藝通過設(shè)計改善集成電路的抗輻照性能成為該領(lǐng)域的熱點。為了使用少的硬件資源實現(xiàn)良好的抗輻照性能和處理效果,抗輻照圖像信號處理電路的設(shè)計成為了一個重大的挑戰(zhàn)。
　　針

2、對上述情況,本文首先分析了集成電路的輻照機理,包括總劑量輻照和單粒子輻照。然后針對不同的輻照類型,對圖像信號處理電路中的晶體管級、單元級和版圖級進行了輻照加固設(shè)計和研究。又根據(jù)目前圖像傳感器和通用圖像信號處理器的特點,對流水線結(jié)構(gòu)的圖像信號處理電路中的棱鏡校準、顏色插值、自動白平衡、顏色域轉(zhuǎn)換、對比度調(diào)整和伽瑪校正等算法的進行了研究,并用Verilog HDL代碼對算法進行了實現(xiàn)和功能驗證。最后,基于全定制的抗輻照ASIC單元庫對圖像信

3、號處理電路的Verilog代碼進行了綜合和版圖實現(xiàn)。
　　圖像信號處理電路輸入Bayer格式圖像的尺寸最大可為752×582,幀頻最高為30fps。輸入數(shù)據(jù)的寬度是10bit,經(jīng)過處理之后輸出數(shù)據(jù)為16bit的YCbYCr壓縮格式。系統(tǒng)時鐘頻率為25MHz,綜合后電路的動態(tài)功耗為77.36mW,面積為1865671μm2,其中組合邏輯電路的面積為1371012μm2。文中設(shè)計的圖像信號電路不僅對輻照有一定的免疫能力,而且有較好的圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論