基于FPGA加密模塊研究及上端軟件平臺(tái)開(kāi)發(fā).pdf

1、隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的飛速發(fā)展和廣泛的應(yīng)用,人們通過(guò)計(jì)算機(jī)網(wǎng)絡(luò)傳輸?shù)男畔⒘恳踩找嬖黾?這使得數(shù)據(jù)安全顯得尤為重要,因此,研究對(duì)信息有加密功能的數(shù)據(jù)加密卡有著廣泛的應(yīng)用空間和價(jià)值。
　　 本文的目的在于研制一種用于個(gè)人及企業(yè)使用的數(shù)據(jù)加密卡,它具有加密速度快,安全,方便攜帶,成本低的優(yōu)點(diǎn)。針對(duì)DES加密算法密鑰過(guò)短的缺點(diǎn),而采用了密鑰相對(duì)更長(zhǎng)的3-DES加密算法對(duì)數(shù)據(jù)加密,并實(shí)現(xiàn)了基于FPGA硬件平臺(tái)加密模塊。
　　 本文首

2、先介紹了DES加密算法和3-DES加密算法的原理,然后在QuartusⅡ軟件環(huán)境下,使用verilog硬件描述語(yǔ)言設(shè)計(jì)DES加密芯片電路和3-DES加密芯片電路,在Modelsim下,對(duì)所研制的DES加密芯片電路和3-DES加密芯片電路設(shè)計(jì)進(jìn)行了仿真驗(yàn)證。最后將設(shè)計(jì)好的電路下載到FPGA開(kāi)發(fā)板上,OuartusⅡ軟件環(huán)境下,對(duì)電路做最后的仿真測(cè)試,達(dá)到了預(yù)期的設(shè)計(jì)要求。
　　 軟件部分通過(guò)串口與開(kāi)發(fā)板連接,在軟件中發(fā)送測(cè)試數(shù)據(jù)給