基于片上網(wǎng)絡(luò)的層級并行可進(jìn)化硬件系統(tǒng)研究.pdf

1、可進(jìn)化硬件(EvolvableHardWare，EHW)模擬自然界生物進(jìn)化過程，在進(jìn)化算法（EvolutionaryAlgorithm，EA）的指導(dǎo)下，以實(shí)現(xiàn)一種特地目標(biāo)功能硬件電路為目的，通過自適應(yīng)地、動態(tài)地改變自身電路結(jié)構(gòu)和系統(tǒng)行為，直到尋找到合適的解決方案。EHW系統(tǒng)擁有自繁殖、自適應(yīng)、自修復(fù)等特點(diǎn)，在電路設(shè)計、容錯系統(tǒng)、自適應(yīng)和自修復(fù)系統(tǒng)、自動控制系統(tǒng)、智能機(jī)器人、模式識別與人工智能、太空和深海探索等應(yīng)用領(lǐng)域都有廣泛的應(yīng)用。

2、r>　　本文設(shè)計了一種新穎的基于片上網(wǎng)絡(luò)(NetworkonChip，NoC)的層級并行EHW系統(tǒng)，提出了有效提高進(jìn)化算法收斂速度和減少單次進(jìn)化時間的解決方案，從而優(yōu)化EHW系統(tǒng)的進(jìn)化速度。并完成了從系統(tǒng)架構(gòu)分析與設(shè)計，模塊電路設(shè)計與驗(yàn)證，系統(tǒng)級驗(yàn)證以及版級驗(yàn)證等整個流程。本文主要的工作與創(chuàng)新點(diǎn)如下:
　　1.本文實(shí)現(xiàn)了適用于高速動態(tài)部分可重構(gòu)(DynamicPartialReconfiguration，DPR)的NoC結(jié)構(gòu)。該N

3、oC將傳輸數(shù)據(jù)區(qū)分為普通數(shù)據(jù)與配置位流數(shù)據(jù)，通過在資源網(wǎng)絡(luò)接口中設(shè)計不同的數(shù)據(jù)接口與配置接口，分別優(yōu)化兩種不同數(shù)據(jù)的傳輸，并且能夠通過配置接口控制FPGAIP核的配置位流下載，實(shí)現(xiàn)DPR功能。由于為配置位流設(shè)計了專門的配置接口，以及采用DMA(DirectMemoryAccess)方式進(jìn)行配置位流的傳輸，可以使配置位流的傳輸效率和下載速度得到顯著的提高。實(shí)驗(yàn)結(jié)果顯示，該NoC結(jié)構(gòu)的DPR重構(gòu)速度為336.8MB/s，與現(xiàn)有文獻(xiàn)中最高的可

4、重構(gòu)速度相當(dāng);而且NoC結(jié)構(gòu)能夠支持多節(jié)點(diǎn)并行重構(gòu)過程，因此在多區(qū)域DPR重構(gòu)系統(tǒng)中能夠提供成倍提高的重構(gòu)速度。
　　2.影響EHW系統(tǒng)的進(jìn)化速度主要有兩個因素:一個是進(jìn)化算法收斂速度，即進(jìn)化算法收斂找到合適目標(biāo)所需要的迭代代數(shù);另一個是系統(tǒng)的單次進(jìn)化時間，即完成進(jìn)化算法單次迭代所需要的時間。為了有效提高EHW系統(tǒng)的進(jìn)化速度，本文提出了基于NoC的層級并行EHW系統(tǒng)。該系統(tǒng)的創(chuàng)新點(diǎn)主要有:a）通過構(gòu)建兩層次的層級并行遺傳算法(Ge

5、neticAlgorithm，GA)，有效提高GA的搜索能力，從而提高算法收斂速度;b）分別在硬件上設(shè)計遺傳算法引擎和適應(yīng)度計算模塊，優(yōu)化遺傳算法的單次進(jìn)化執(zhí)行時間;c）通過在適用于DPR的NoC結(jié)構(gòu)上實(shí)現(xiàn)層級并行GA，一方面有效減少遺傳算法引擎之間和遺傳算法引擎與適應(yīng)度計算模塊之間的通信開銷，另一方面提高對可重構(gòu)硬件陣列進(jìn)行動態(tài)部分可重構(gòu)的速度，從而大大優(yōu)化系統(tǒng)的單次進(jìn)化時間。
　　3.本文搭建了層級并行EHW系統(tǒng)的單芯片進(jìn)化平

6、臺，在該平臺上實(shí)現(xiàn)了完整的單芯片進(jìn)化流程，并進(jìn)行EHW系統(tǒng)的進(jìn)化實(shí)驗(yàn)研究，給出具體的進(jìn)化實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果表明，通過構(gòu)建兩層次的層級并行GA，EHW系統(tǒng)比采用單層次全局并行的GA和沒有采用并行的GA在算法收斂速度上分別提高了188.7％和675.7％。而通過采用硬件實(shí)現(xiàn)遺傳算法引擎和適應(yīng)度計算模塊以及引入NoC結(jié)構(gòu)提高系統(tǒng)通信效率和重構(gòu)速度等技術(shù)，本EHW系統(tǒng)比現(xiàn)有文獻(xiàn)中的其他EHW系統(tǒng)在進(jìn)化規(guī)模相當(dāng)?shù)哪繕?biāo)電路時，單次進(jìn)化時間提高了至少