片上網(wǎng)絡(luò)交換結(jié)構(gòu)研究.pdf

1、片上網(wǎng)絡(luò)(Network on Chip，NoC)是近年來提出的一種片上系統(tǒng)(System onChip，SoC)通信瓶頸解決方案。與計(jì)算機(jī)網(wǎng)絡(luò)不同，NoC設(shè)計(jì)中除了要考慮網(wǎng)絡(luò)性能外還要考慮VLSI實(shí)現(xiàn)面積開銷及功耗。交換結(jié)構(gòu)是影響NoC性能，面積，功耗的重要因素。因此，交換結(jié)構(gòu)設(shè)計(jì)成為NoC中的一項(xiàng)關(guān)鍵技術(shù)。
　　 本文介紹了NoC交換結(jié)構(gòu)設(shè)計(jì)相關(guān)研究背景，主要包括NoC拓?fù)浣Y(jié)構(gòu)，NoC路由算法，NoC交換技術(shù)等。結(jié)合這些關(guān)鍵

2、技術(shù)，并在充分研究NoC現(xiàn)有交換結(jié)構(gòu)的基礎(chǔ)上，提出了一種結(jié)構(gòu)更簡單，面積開銷更少，功耗更低的二維(Two-Dimensional，2D)交換結(jié)構(gòu)。本文稱之為虛輸出隊(duì)列(Virtual Output Queue，VOQ)交換結(jié)構(gòu)。在2D8×8 MeshNoC平臺(tái)下，仿真結(jié)果表明，當(dāng)網(wǎng)絡(luò)負(fù)載較低時(shí)，VOQ交換結(jié)構(gòu)NoC比傳統(tǒng)虛通道交換結(jié)構(gòu)NoC具有更短的數(shù)據(jù)包平均延時(shí)。
　　 隨著三維集成電路(Three-Dimensional I

3、ntegrate Circuit，3D IC)技術(shù)的發(fā)展，3DNoC交換結(jié)構(gòu)設(shè)計(jì)成為NoC領(lǐng)域研究熱點(diǎn)問題。本文針對(duì)3D NoC垂直傳輸通道延時(shí)比平面通道延時(shí)小的特點(diǎn)，結(jié)合2D NoC交換結(jié)構(gòu)設(shè)計(jì)經(jīng)驗(yàn)，提出了一種網(wǎng)絡(luò)性能更好的3D NoC交換結(jié)構(gòu)。所提出的交換結(jié)構(gòu)中，數(shù)據(jù)包在垂直方向的交換和傳輸速率比水平方向高，因此稱為雙傳輸速率(Dual Flit Transmission Rate，DFTR)交換結(jié)構(gòu)。在3D4×4×4 Mesh和3

4、D2×2×8 Mesh NoC平臺(tái)下，仿真結(jié)果表明DFTRNoC比3D虛通道NoC與3D VOQ NoC平均延時(shí)更短，吞吐率更高。
　　 NoC原型驗(yàn)證是為了在仿真分析的基礎(chǔ)上更準(zhǔn)確地評(píng)估NoC的性能，以更好的指導(dǎo)設(shè)計(jì)。在國家“863”計(jì)劃“基于開放架構(gòu)的多處理器陣列軟件無線電實(shí)現(xiàn)”的支撐下，本文以Xilinx Virtex-4系列FPGA為平臺(tái)，以Verilog HDL，Xilinx ISE等為開發(fā)工具，完成了基于2D VOQ