Gzip壓縮卡中的DMA設(shè)計(jì).pdf

1、近年來(lái)，隨著云計(jì)算的快速發(fā)展，它在給人們提供便捷服務(wù)的同時(shí)，也面臨著一些亟需解決的問(wèn)題。其中海量數(shù)據(jù)的傳輸和存儲(chǔ)是眾多問(wèn)題中最關(guān)鍵之一。使用數(shù)據(jù)無(wú)損壓縮技術(shù)可以有效降低數(shù)據(jù)的容量，而常見(jiàn)的數(shù)據(jù)無(wú)損壓縮技術(shù)都是基于軟件實(shí)現(xiàn)的，軟件實(shí)現(xiàn)存在著一個(gè)致命的問(wèn)題，就是需要長(zhǎng)時(shí)間的占用處理器的資源。因此，亟需一種硬件壓縮技術(shù)，以解決云計(jì)算面臨的海量數(shù)據(jù)傳輸、存儲(chǔ)的問(wèn)題，同時(shí)解決壓縮算法軟件實(shí)現(xiàn)的缺陷。Gzip壓縮卡能夠在不占用處理器資源情況下實(shí)現(xiàn)數(shù)

2、據(jù)無(wú)損壓縮，特別是在處理海量數(shù)據(jù)的情況下，通過(guò)將數(shù)據(jù)進(jìn)行硬件壓縮能夠節(jié)約數(shù)據(jù)的傳輸帶寬，降低能耗。
　　本文設(shè)計(jì)Gzip壓縮卡中的DMA，實(shí)現(xiàn)了PC與Gzip壓縮卡之間的數(shù)據(jù)傳輸，使處理器從簡(jiǎn)單而耗時(shí)的數(shù)據(jù)傳輸操作中解脫出來(lái)。論文首先從Gzip壓縮原理、PCI Express協(xié)議、AXI-Steam協(xié)議和Gzip壓縮卡工作原理等方面進(jìn)行研究和分析，在此基礎(chǔ)上確定Gzip壓縮卡中DMA模塊設(shè)計(jì)架構(gòu)和子模塊的功能、接口和時(shí)序?？紤]到G

3、zip壓縮模塊的特性，對(duì)Gzip壓縮模塊接口進(jìn)行優(yōu)化，采用了乒乓處理操作，提高數(shù)據(jù)傳輸效率。然后使用Verilog HDL語(yǔ)言對(duì)設(shè)計(jì)進(jìn)行了RTL級(jí)實(shí)現(xiàn)，并且進(jìn)行模塊級(jí)自測(cè)。在自測(cè)完成后，將設(shè)計(jì)模塊與Gzip壓縮模塊進(jìn)行集成，在Xilinx提供的下行端口測(cè)試模型中進(jìn)行系統(tǒng)級(jí)測(cè)試，并且對(duì)測(cè)試時(shí)序與設(shè)計(jì)要求進(jìn)行分析比較。最后使用ISE13.2軟件分別對(duì)DMA模塊和Gzip壓縮卡系統(tǒng)進(jìn)行綜合、布局布線(xiàn)、生成bit流文件。在ML605開(kāi)發(fā)板上進(jìn)行