版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、信息時代的到來使得硬盤日益成為信息存儲的主要媒介,它由傳統(tǒng)的PATA(并行ATA)硬盤發(fā)展到如今的SATA(串行ATA)硬盤。與傳統(tǒng)PATA(也稱IDE)硬盤相比,SATA硬盤采用了差分串行傳輸技術(shù),具有更強的抗干擾能力、更高的傳輸速率、更低的傳輸電平、大幅減少接口針腳數(shù)目、支持熱插拔等眾多優(yōu)點。SATAⅡ是SATA接口技術(shù)的第二代標(biāo)準(zhǔn),它將硬盤的外部傳輸速率的理論值從第一代的1.5Gbps提高到3Gbps,基于這種技術(shù)的硬盤是目前硬盤
2、市場的主流。 隨著人們對信息的存儲安全越來越重視,如何防止硬盤信息被竊取是個人、政府部門、金融證券、企事業(yè)單位不得不考慮的問題。軟件加密方法簡單易行,但安全級別不高,容易被破譯,而且占用系統(tǒng)資源、速度慢,尤其是對海量數(shù)據(jù)的處理。硬件加密的方法可以很好地解決軟件加密的這些不足之處。因此,將SATA接口技術(shù)和硬盤加解密技術(shù)結(jié)合起來進行研究和設(shè)計,實現(xiàn)基于SATA接口的硬件加解密控制電路,具有重要的應(yīng)用價值和研究價值。 本文分
3、析了SATAⅡ協(xié)議,包括物理層、鏈路層、傳輸層、命令和應(yīng)用層。介紹了SATAⅡ加解密接口芯片的系統(tǒng)總體設(shè)計、模塊劃分、系統(tǒng)工作原理。重點講述了利用Xilinx Virtex-5 FPGA的高速串行IO—吉比特收發(fā)器(GTP)進行物理層設(shè)計的過程,并對設(shè)計結(jié)果進行了實際板級驗證。如何利用有限的條件對高位寬、功能和交互復(fù)雜的設(shè)計系統(tǒng)進行有效的調(diào)試,是本文的另一個重要內(nèi)容。在實際的調(diào)試過程中,采用了一種利用在線邏輯分析儀捕獲故障時刻前后的數(shù)據(jù)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- sata2.0加解密接口芯片控制模塊的設(shè)計與實現(xiàn)
- 基于fpga的sata2.0加解密接口芯片的設(shè)計驗證及測試
- sata2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與fpga實現(xiàn)
- sata2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與fpga實現(xiàn)(1)
- 基于sata2.0的可配置加解密系統(tǒng)設(shè)計與調(diào)試
- sata2.0硬盤數(shù)據(jù)加解密系統(tǒng)設(shè)計與實現(xiàn)
- usb2.0物理層接口芯片的數(shù)字設(shè)計和芯片驗證
- 基于stat2.0接口的硬盤加解密控制芯片的設(shè)計與實現(xiàn)
- 基于驅(qū)動層的透明加解密系統(tǒng)設(shè)計與實現(xiàn).pdf
- 輕量級AES加解密芯片設(shè)計與實現(xiàn).pdf
- EDGE協(xié)議驗證系統(tǒng)物理層接口與控制子系統(tǒng)的設(shè)計與實現(xiàn).pdf
- SEP6210芯片AES加解密模塊的設(shè)計.pdf
- usb2.0中物理層接口的設(shè)計
- IEEE 1394物理層鏈路接口的設(shè)計與驗證.pdf
- DDR SDRAM物理層的SSTL接口電路設(shè)計.pdf
- 基于FPGA的數(shù)據(jù)加解密系統(tǒng)設(shè)計.pdf
- 透明加解密存儲系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 基于EOC物理層芯片的時鐘樹綜合設(shè)計.pdf
- USB IP物理層接口驗證的研究與實現(xiàn).pdf
- WCDMA無線接口物理層功能的研究與實現(xiàn).pdf
評論
0/150
提交評論