版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、分析了幾種典型的CMOS絕熱邏輯電路的工作原理及能耗組成,選定ECRL電路作為研究重點(diǎn),與其它絕熱電路相比,這種電路結(jié)構(gòu)形式簡(jiǎn)單,充電過(guò)程中擯棄了二極管,輸出不存在高低電平的懸空問(wèn)題。在分析其能耗來(lái)源的基礎(chǔ)上,討論了ECRL電路能量回收中存在的缺陷,當(dāng)負(fù)載電容兩端電壓低于MOS管的閡值電壓時(shí),剩余的一部分能量無(wú)法回收至功率時(shí)鐘,產(chǎn)生一定的非絕熱功耗。提出了一種新型的IECRL電路結(jié)構(gòu),通過(guò)增加額外的能量回收路徑,用有限的絕熱能量損失實(shí)現(xiàn)
2、了非絕熱能量的完全回收。同時(shí)設(shè)計(jì)了一種新型的基于IECRL電路的觸發(fā)器,增加了反饋通路,對(duì)前一周期的輸出邏輯狀態(tài)進(jìn)行采樣、保持,在下一周期反饋到輸入端,實(shí)現(xiàn)了觸發(fā)器的邏輯功能,在降低功耗方面與ECRL觸發(fā)器相比有一定程度的改善。分析了應(yīng)用于絕熱邏輯的四相正弦功率時(shí)鐘的電路結(jié)構(gòu),并對(duì)其參數(shù)進(jìn)行了優(yōu)化。
采用0.5 m BSIM3v3模型工藝下的HSPICE仿真結(jié)果顯示,在低頻(1 Hz-40 MHz)范圍內(nèi),ECRL電路的非
3、絕熱功耗占動(dòng)態(tài)功耗的主要部分,通過(guò)增加能量的回收路徑實(shí)現(xiàn)了非絕熱能量的有效回收,改進(jìn)型ECRL電路(IECRL)的能耗與ECRL相比減小了30.6%左右。與現(xiàn)有的基于ECRL電路的觸發(fā)器相比,基于IECRL電路的新型觸發(fā)器中RS觸發(fā)器的功耗略有增加,JK觸發(fā)器由于采用一種新的反饋通路,取消了ECRL觸發(fā)器中為保持前一周期輸出狀態(tài)而使用的四級(jí)反相器鏈,功耗降低了50.9%左右。設(shè)計(jì)實(shí)現(xiàn)了四相正弦功率時(shí)鐘,每級(jí)時(shí)鐘與它的前一級(jí)相比,相位滯后
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 絕熱CMOS電路設(shè)計(jì)研究.pdf
- 基于電路三要素理論的絕熱CMOS電路研究.pdf
- CMOS超高速時(shí)鐘恢復(fù)電路研究.pdf
- 高速低抖動(dòng)CMOS時(shí)鐘穩(wěn)定電路設(shè)計(jì)研究.pdf
- 基于絕熱多米諾邏輯的多值時(shí)序電路研究.pdf
- 10Gb-s CMOS時(shí)鐘恢復(fù)電路.pdf
- 基于納米器件構(gòu)建的CMOS邏輯電路設(shè)計(jì)研究.pdf
- 基于CMOS電荷泵鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 深亞微米大規(guī)模高速邏輯電路時(shí)鐘策略研究.pdf
- 可單片集成的時(shí)鐘電路及其應(yīng)用設(shè)計(jì)研究.pdf
- 可逆邏輯門與可逆邏輯電路的Petri網(wǎng)建模與分析.pdf
- 基于MDLL的高速時(shí)鐘緩沖電路分析與設(shè)計(jì).pdf
- CMOS憶阻器混合邏輯門及其在數(shù)字電路設(shè)計(jì)中的應(yīng)用.pdf
- CMOS集成電路設(shè)計(jì)中的熱問(wèn)題及其分析方法的研究.pdf
- 大功率照明白光LED CMOS恒流驅(qū)動(dòng)電路設(shè)計(jì)與研究.pdf
- 硅高溫MOSFET與CMOS電路研究.pdf
- 襯底電阻對(duì)CMOS電路的影響分析.pdf
- 用于100MHz PHY的CMOS集成時(shí)鐘恢復(fù)電路設(shè)計(jì).pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的電壓型多值邏輯電路設(shè)計(jì).pdf
- CMOS射頻集成電路功率放大器設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論