納米晶存儲器靈敏放大器電路的設(shè)計與實(shí)現(xiàn).pdf

1、隨著以工業(yè)控制和消費(fèi)類多媒體電子設(shè)備為代表的SOC技術(shù)空前的發(fā)展，作為SOC重要組成部分的嵌入式快閃存儲器也獲得了巨大的市場需求。集成電路工藝特征尺寸的日益縮小趨勢使得尋找下一代快閃存儲器技術(shù)成為必然。納米晶存儲器（Nano-Crystal Memory，NCM）在這新老技術(shù)交替之時應(yīng)運(yùn)而生。另外，為了降低功耗，SOC供電電壓越來越低，導(dǎo)致高速低壓嵌入式快閃存儲器的設(shè)計本身也面臨諸多技術(shù)難題。因此，為了更好地發(fā)揮納米晶存儲器的優(yōu)點(diǎn)，其外

2、圍電路的性能好壞起了重要的作用。
　　 首先，本文對納米晶存儲器系統(tǒng)特性做了概述，介紹了納米晶存儲器和傳統(tǒng)浮柵型快閃存儲器之間的不同點(diǎn)，詳細(xì)說明了納米晶存儲器編程、擦除和讀取操作的原理和方法，并提出了本論文所設(shè)計的納米晶存儲器陣列結(jié)構(gòu)形式。
　　 其次，本文重點(diǎn)對納米晶存儲器系統(tǒng)及電路做了論述。根據(jù)陣列存儲單元具體的電氣特性，將系統(tǒng)劃分為數(shù)據(jù)通道和編程擦除通道兩大部分，對每個通道中的重要模塊進(jìn)行了劃分，并設(shè)定了這些模塊的

3、指標(biāo)參數(shù)。根據(jù)指標(biāo)參數(shù)設(shè)計了存儲器系統(tǒng)中各個重要子模塊的電路，并給出了仿真結(jié)果。
　　 最后，在考慮嵌入式納米晶存儲器本身以及外圍電路所使用的器件工藝特點(diǎn)，研究了版圖布局布線過程中所遇到的問題并提出了解決方案。
　　 本文基于上海宏力半導(dǎo)體公司（GSMC）三層鋁的0.13μm NCM工藝和標(biāo)準(zhǔn)0.13μm CMOS嵌入式存儲器工藝，設(shè)計了低壓高速嵌入式NCM存儲器系統(tǒng)。系統(tǒng)具有按字節(jié)編程、按字節(jié)讀取以及塊擦除等基本功能，