硅納米晶存儲器可靠性研究.pdf

1、納米晶存儲器因其分立存儲的特性解決了傳統(tǒng)浮柵存儲器在垂直堆棧尺寸縮小時所面臨的隧穿氧化層厚度和電荷保持能力之間的矛盾。低成本、工藝參數(shù)易控制、可微縮化、與傳統(tǒng)CMOS工藝相兼容等優(yōu)勢更是讓硅納米晶存儲器被認為是下一代非揮發(fā)存儲器的重要候選。硅納米晶存儲器高保持特性的優(yōu)勢使其在嵌入式及汽車電子方面有著非常廣闊的應(yīng)用前景。然而其特殊的物理結(jié)構(gòu)決定著較為復(fù)雜的耐受特性退化機理。目前，耐受特性的提高已然成為硅納米晶存儲器所面臨的重大挑戰(zhàn)，甚至已

2、經(jīng)成為阻礙其量產(chǎn)的重要原因。
　　 本文圍繞著硅納米晶存儲器在FN(Fowler-Nordheim)循環(huán)擦寫應(yīng)力下的耐受特性，深入開展了其耐受特性退化機理的研究。
　　 首先詳細介紹了一些用于器件性能表征及可靠性研究的技術(shù)手段及方法。電容-電壓(CV)曲線及電流-電壓(Id-Vg)曲線作為存儲器件最基本的特性曲線常常被用于器件窗口、擦寫速度、耐受特性及保持特性等基本性能的表征。而準(zhǔn)靜態(tài)-高頻CV法、亞閾值擺幅(Sub-t

3、hresholdSwing)提取、電荷泵(ChargePumping)測試及中帶電壓(Mid-gapVoltage)計算法可以更為深入的對器件做機理性的分析。耐受特性、保持特性及陣列干擾測試是衡量器件可靠特性的基本參數(shù)。
　　 我們采用亞閾值擺幅法、電荷泵方法和中帶電壓三種方法對不同F(xiàn)N循環(huán)擦寫應(yīng)力條件下的耐受特性退化機理進行了研究。對造成耐受特性退化的兩大主導(dǎo)因素：界面陷阱和氧化層陷阱的產(chǎn)生做了定性和定量的對比分析。結(jié)果表明：

4、隨應(yīng)力循環(huán)擦寫次數(shù)的增加，耐受特性退化愈加嚴重。其中，界面陷阱的產(chǎn)生在硅納米晶存儲器耐受特性退化中扮演著重要角色，而采用高的擦除電壓會產(chǎn)生更多的界面陷阱和氧化層陷阱，導(dǎo)致更嚴重的退化。
　　 在清晰了界面陷阱的產(chǎn)生是耐受特性退化的主導(dǎo)因素之后，我們分別采用高頻CV、電荷泵測試和準(zhǔn)靜態(tài)CV-高頻CV結(jié)合法深入分析了硅納米晶存儲器件由FN應(yīng)力循環(huán)擦寫所導(dǎo)致的界面態(tài)退化機理。從高頻CV法提取的平均界面態(tài)密度變化曲線中可以看到，隨循環(huán)次

5、數(shù)的增加，禁帶中界面態(tài)的產(chǎn)生是非均勻的，位于中帶能級上方的受主型界面陷阱產(chǎn)生速率遠遠大于位于中帶能級下方的施主型界面陷阱產(chǎn)生速率。而采用電荷泵法提取的FN應(yīng)力循環(huán)擦寫104所產(chǎn)生的界面陷阱能級分布進一步證明了該結(jié)論：受主型界面陷阱密度大于施主型界面陷阱密度，應(yīng)力所致界面陷阱在禁帶中呈現(xiàn)階梯狀分布，受主型界面陷阱的產(chǎn)生主導(dǎo)著界面態(tài)的退化。
　　 為了進一步明確界面陷阱的產(chǎn)生機理，我們采用結(jié)合準(zhǔn)靜態(tài)-高頻CV的方法提取了能級范圍更寬

6、，更為精確的界面陷阱能級分布。我們發(fā)現(xiàn)在缺陷密度較低的新器件中，界面陷阱密度呈現(xiàn)出雙峰分布(0.3eV，0.85eV)，雙峰的能級位置與常規(guī)Pb中心的解釋相吻合。而不論是同一應(yīng)力在不同循環(huán)次數(shù)后還是不同應(yīng)力在循環(huán)104次后的界面陷阱卻表現(xiàn)出了四峰分布(0.3eV，0.45eV，0.7eV，0.85eV)，在中帶能級位置附近產(chǎn)生了兩個新的峰位，且新生峰的峰值隨應(yīng)力循環(huán)次數(shù)的增加迅速增長。我們認為，F(xiàn)N應(yīng)力循環(huán)擦寫所導(dǎo)致的界面態(tài)的退化與靠近

7、中帶的兩個峰有直接的關(guān)系，且新生峰的產(chǎn)生機制仍然與硅懸掛鍵有關(guān)，只是與常規(guī)的Pb中心解釋有著不同的微觀結(jié)構(gòu)而表現(xiàn)出不同的峰位能級。對耐受特性退化機理的清晰認識是我們研究改善耐受特性的基礎(chǔ)，因此，本文對循環(huán)擦寫應(yīng)力所導(dǎo)致的耐受特性的退化機理的研究結(jié)果對可靠性的優(yōu)化提供了一定的理論依據(jù)，具有很強的實際指導(dǎo)意義。
　　 在明晰了硅納米晶耐受特性的退化機理之后，本文從操作方式的角度對硅納米晶存儲器的可靠性進行了優(yōu)化，以常規(guī)CHE方法為基

8、礎(chǔ)，創(chuàng)新性的提出了一種PN結(jié)輔助編程的方法。源端、襯底接地，在柵極和漏端施加同步正向脈沖之前，漏端上被施加了一個短的負脈沖，使漏-襯底PN結(jié)發(fā)生正偏，產(chǎn)生大量的非平衡電子分布在漏結(jié)空間電荷區(qū)周圍。在脈沖轉(zhuǎn)換到柵極和漏端的同步正向脈沖之后，這些積累在襯底的非平衡電子和溝道熱電子一起被加速注入至納米晶內(nèi)。更多的電子被更快的注入到硅納米晶中，產(chǎn)生了更大的存儲窗口和更快的編程速度。此外，我們研究了編程后存儲電荷的橫向分布，發(fā)現(xiàn)和常規(guī)CHE方法相