8位40MS-s低功耗ADC設(shè)計.pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)是模擬世界與數(shù)字系統(tǒng)之間的橋梁。與流水線ADC相比，逐次逼近ADC以“開關(guān)”操作取代“放大”操作，取消了運放從而允許更大的信號擺幅并具有更小的內(nèi)部噪聲；以數(shù)字電路為主的電路結(jié)構(gòu)則使其能夠充分地受益于更小的工藝特征尺寸。
　　 論文討論了中等速度中等精度逐次逼近ADC的設(shè)計方法，首先從功耗最優(yōu)的角度確定了ADC的整體結(jié)構(gòu)以及工作時序，提出了一種新的低開關(guān)能量DAC陣列結(jié)構(gòu)，設(shè)計了一種基于預(yù)

2、充電邏輯的異步控制器，降低了控制器部分的功耗并避免了高頻率的驅(qū)動時鐘信號；建立了ADC的系統(tǒng)級模型，分析了多種非理想因素對ADC整體性能的影響，在此基礎(chǔ)上完成了ADC的指標分配，并基于SMIC0.13μm單層多晶八層金屬CMOS工藝完成了電路設(shè)計：優(yōu)化了ADC采樣開關(guān)及其驅(qū)動電路以降低采樣失真，在綜合考慮了失調(diào)、噪聲、亞穩(wěn)態(tài)等因素的基礎(chǔ)上完成了比較器設(shè)計，以及ADC控制邏輯和自適應(yīng)環(huán)路延遲調(diào)整模塊的電路級設(shè)計。
　　 本論文完成

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論