基于FPGA的深空探測RSR接收機低速數(shù)字下變頻(LSDDC)設計.pdf

1、進入21世紀以來，深空探測作為人類認識宇宙、探索地外文明的唯一手段，已成為國際航天活動的一個熱點。隨著我國經濟和科技實力的增強，在順利完成了“兩彈一星”和“載人航天”計劃之后，我國的深空探測活動也進入了嶄新的發(fā)展時期。深空探測RSR數(shù)字接收機系統(tǒng)設計面向我國的即將要開展的第一個火星探測計劃“螢火一號”，研制多通道實時開環(huán)數(shù)字接收機，接收來自探測器的下行信號，記錄和分析測量數(shù)據，完成火星探測器的導航、定軌和測速任務。
　　 本文要

2、完成的主要任務就是深空探測RSR接收機中低速數(shù)字下變頻LSDDC的FPGA設計。FPGA芯片采用Xilinx公司Virtex-5系列高端大規(guī)模FPGA，型號為XC5VSX50T。相較于一般的數(shù)字下變頻器，本文中的低速數(shù)字下變頻LSDDC，信號頻率分量相當細化，頻率分辨率與數(shù)據精度要求非常高。它要求4個通道輸出信號的中心頻率時變可設置，能夠以1Hz的變化步長即分辨率進行調節(jié)，并且降采樣后能夠達到最小1ksps的數(shù)據采樣率。同時LSDDC輸

3、出數(shù)據的格式要求多種多樣，共有9種不同的采樣率、帶寬和數(shù)據位寬需要一一滿足。在簡要介紹RSR接收機系統(tǒng)及其相關技術原理的基礎上，根據任務需求和設計指標，本文提出了低速數(shù)字下變頻的具體設計方案，并完成了相應的數(shù)字電路邏輯設計與實現(xiàn)，主要設計內容包括4個通道的低速數(shù)字下變頻器以及LSDDC各種必不可少的外圍輔助電路兩個部分。經過實際調試驗證表明，低速數(shù)字下變頻模塊及其外圍電路已經能夠對輸入信號做數(shù)字下變頻、數(shù)字濾波等數(shù)字信號處理工作，實現(xiàn)L