基于FPGA實現(xiàn)數(shù)字下變頻的研究.pdf

1、分類號UDC密級單位代碼一i—10151FPGA實現(xiàn)數(shù)字下變頻的研究亢銳王靜職稱副教授學(xué)位授予單位大連海事大學(xué)申請學(xué)位級別碩士學(xué)科與專業(yè)通信與信息系統(tǒng)論文完成日期2008年5月論文答辯日期2008年6月答辯委員會主席矛嬌魚，中文摘要摘要本文以軟件無線電接收機設(shè)計中數(shù)字下變頻技術(shù)為研究對象，首先介紹了數(shù)字下變頻技術(shù)的相關(guān)理論及其國內(nèi)外發(fā)展現(xiàn)狀和意義，即通過對數(shù)字信號的采樣率變換以緩解后續(xù)DSP處理的壓力?，F(xiàn)場可編程門陣列FPGA(Fiel

2、dProgrammabteGateArray)是最近10年發(fā)展起來的新型可編程邏輯器件，其低功耗、高可靠性、在線重配置以及低成本等諸多優(yōu)點使得FPGA在數(shù)字信號處理中的應(yīng)用越來越廣泛。本文以FPGA實現(xiàn)為重點，首先確定所使用芯片為Xilinx公司SPartan3系列芯片xc3s4O0pq208，因此設(shè)計的各項指標(biāo)都要充分結(jié)合硬件資源來進行。設(shè)計主要包括兩大部分:下變頻模塊和抽取濾波器模塊。其中，下變頻模塊的設(shè)計采用了直接頻率合成技術(shù)(D

3、ireetDigitalFrequeneyS”thesis)高效抽取濾波模塊由積分梳狀濾波器(CIC)、半帶濾波器(HB)和升余弦濾波器三組濾波器構(gòu)成。本文首先對這兩部分設(shè)計所涉及的理論進行了介紹，并對設(shè)計中注意的相關(guān)問題、算法進行了詳細的研究HB濾波器的設(shè)計采用了分布式算法(DA)，它的運算速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運算和二進制除法，避免了乘法運算，即縮減了系統(tǒng)資源又大大縮減了運算時間。最后一級的升余弦濾波器采用了開關(guān)型多相抽

4、取結(jié)構(gòu)，提高了乘法器的利用率，又減少了濾波運算的累積誤差，實現(xiàn)了高效的實時處理。整個設(shè)計結(jié)合硬件資源從數(shù)字下變頻的系統(tǒng)各模塊的主要功能以及彼此間的性能制約上考慮，先期通過MATLAB仿真選擇合適的參數(shù)，然后在Xilinx公司lsES.2開發(fā)環(huán)境下，使用Verifog語言編程實現(xiàn)。最后對基于FPGA實現(xiàn)的數(shù)字下變頻系統(tǒng)調(diào)用Modelsim進行仿真測試，驗證了設(shè)計的正確性。關(guān)鍵詞:數(shù)字下變頻:現(xiàn)場可編程門陣列積分梳狀濾波器半帶濾波器分布式算