再布線圓片級(jí)封裝板級(jí)跌落可靠性研究.pdf

1、電子封裝是集成電路制造的第三大領(lǐng)域，隨著集成電路制造工藝的迅猛發(fā)展，工藝線寬的不斷降低成為制約集成電路沿摩爾定律發(fā)展的最大瓶頸。先進(jìn)封裝技術(shù)的發(fā)展能很好的實(shí)現(xiàn)芯片的高密度封裝，先進(jìn)封裝技術(shù)不僅能克服高密度需求，還能跟隨集成電路按照摩爾定律的發(fā)展而發(fā)展。圓片級(jí)封裝(Wafer LevelPackaging，WLP)通過(guò)直接在晶圓上對(duì)芯片進(jìn)行封裝、測(cè)試和切割，大大提升了生產(chǎn)效率。WLP因更小的形狀因素，優(yōu)良的電學(xué)性能和散熱性能以及較低的制造

2、成本，廣泛應(yīng)用于各種便攜式電子產(chǎn)品中，WLP跌落可靠性非常重要。
　　再布線圓片級(jí)封裝通過(guò)對(duì)芯片焊區(qū)的重新構(gòu)造以及無(wú)源元件的集成可以提升封裝密度、降低封裝成本。針對(duì)再布線結(jié)構(gòu)的封裝可靠性，本文按照J(rèn)EDEC標(biāo)準(zhǔn)(1500G，0.5ms)對(duì)再布線圓片級(jí)封裝樣品進(jìn)行了板級(jí)跌落試驗(yàn)，采用高速數(shù)據(jù)采集儀進(jìn)行實(shí)時(shí)信號(hào)檢測(cè)并記錄瞬態(tài)失效前樣品的跌落次數(shù)。運(yùn)用Weibull統(tǒng)計(jì)方法分析計(jì)算樣品的特征壽命，探討不同點(diǎn)位、不同節(jié)距和焊球尺寸的再布線

3、結(jié)構(gòu)對(duì)器件可靠性的影響，分析了再布線結(jié)構(gòu)和銅凸塊結(jié)構(gòu)的圓片級(jí)封裝在跌落試驗(yàn)條件下的可靠性和失效機(jī)理。通過(guò)剖面制樣，運(yùn)用數(shù)字光學(xué)顯微鏡進(jìn)行失效分析。在實(shí)驗(yàn)的基礎(chǔ)上，通過(guò)有限元(Finit Element Analysis，F(xiàn)EA)建模，運(yùn)用瞬態(tài)動(dòng)力學(xué)工具分析樣品的實(shí)時(shí)應(yīng)變和應(yīng)力，對(duì)再布線圓片級(jí)封裝的可靠性和失效機(jī)理進(jìn)行深入的闡釋。
　　板級(jí)跌落可靠性研究表明，芯片側(cè)的失效發(fā)生大多發(fā)生在芯片與焊點(diǎn)界面處。相對(duì)于傳統(tǒng)的單芯片封裝，圓片級(jí)