數(shù)字鎖相環(huán)的電源噪聲靈敏度分析.pdf

1、時序抖動的最重要成因是電源噪聲，電源完整性方面，已經(jīng)可以提交出一個穩(wěn)定的PDN以最大程度地降低電源噪聲。然而，由于封裝在高速系統(tǒng)中呈現(xiàn)出更大的電感性，幾乎不可能在設計PDN時將高速接口中的電源噪聲做到忽略不計。電源噪聲直接引起系統(tǒng)內(nèi)部時序源的抖動，不同的電路組件表現(xiàn)出對電源噪聲不同的抖動靈敏度。因此，在高速I/O接口的設計和優(yōu)化中，設法描繪芯片的電源噪聲靈敏度曲線，并據(jù)此指導PDN的設計十分有意義。
　　本文以改進鎖相環(huán)的HSPI

2、CE電路模型為基礎，對其電源軌道引入不同頻率的噪聲，通過分析輸出信號的抖動，驗證了鎖相環(huán)的帶通濾波特性，同時，根據(jù)實驗數(shù)據(jù)說明了電源軌道上不同頻率噪聲互調(diào)存在，給出靈敏度曲線的測量方法，并繪制了文中鎖相環(huán)的靈敏度曲線，佐證了抖動靈敏度這一概念，從而打破狹義電源完整性純粹追求低噪聲的設計思想，這對高速串行鏈路接口設計具有極大指導性意義。
　　文中給出通過以上理論和算法開發(fā)的兩個工具軟件，靈敏度分析工具軟件和互調(diào)工具軟件，并將Cust