高速鏈路均衡電路的能效優(yōu)化及分?jǐn)?shù)間隔FFE設(shè)計(jì).pdf

1、隨著云計(jì)算、大數(shù)據(jù)、物聯(lián)網(wǎng)等技術(shù)的快速發(fā)展，人們對(duì)通信系統(tǒng)的帶寬要求日益增加，但同時(shí)又希望將功耗控制在合理的范圍之內(nèi)。因此，如何以低成本可靠地傳輸高速數(shù)據(jù)受到越來越多的關(guān)注。
　　本文研究了高速鏈路均衡電路的能效優(yōu)化，對(duì)在給定速率、信道、鏈路指標(biāo)等條件下尋找出能效最優(yōu)均衡結(jié)構(gòu)的方法進(jìn)行了研究。利用統(tǒng)計(jì)分析技術(shù)，得到符合鏈路約束條件的多種均衡結(jié)構(gòu)組合;利用能效建模技術(shù)，可以得到各均衡器在不同速率下的能效，通過兩種技術(shù)結(jié)合便可從滿足鏈

2、路約束條件的眾多均衡結(jié)構(gòu)組合中篩選出能效優(yōu)化方案，具有實(shí)用性和準(zhǔn)確度。
　　本文還研究了分?jǐn)?shù)間隔前饋均衡器的設(shè)計(jì)與實(shí)現(xiàn)，采用0.18μmCMOS工藝設(shè)計(jì)了6.25Gb/s+的4抽頭，抽頭間隔為1/3符號(hào)周期的連續(xù)時(shí)間前饋均衡器。有源延時(shí)線采用源極電容衰減結(jié)構(gòu)拓展帶寬，并采用電容和電阻校準(zhǔn)技術(shù)減輕工藝角變化對(duì)電路性能的影響，輸出緩沖級(jí)借助片上電感提供增益和擴(kuò)展帶寬。該均衡器版圖面積為0.49mm2（含焊盤），已經(jīng)流片。后仿真結(jié)果表明