高容量多業(yè)務(wù)傳輸系統(tǒng)中LDPC碼的應(yīng)用研究.pdf

1、低密度奇偶校驗(yàn)(LDPC)碼是一類性能最為接近香農(nóng)限的糾錯(cuò)碼,由于其優(yōu)異的性能和能夠進(jìn)行并行處理的譯碼結(jié)構(gòu)受到了廣泛的關(guān)注。本文主要是基于高容量多業(yè)務(wù)傳輸系統(tǒng)中LDPC碼的應(yīng)用研究,通過選取現(xiàn)有應(yīng)用標(biāo)準(zhǔn)中的LDPC碼字設(shè)計(jì)了系統(tǒng)的調(diào)制編碼方案,設(shè)計(jì)并實(shí)現(xiàn)了滿足系統(tǒng)要求的LDPC碼編譯碼器。本文的主要工作在于:
　　論文首先介紹了LDPC碼的基本原理及應(yīng)用,并對高容量多業(yè)務(wù)傳輸系統(tǒng)的應(yīng)用需求作了說明。針對系統(tǒng)的應(yīng)用需求,選取現(xiàn)有標(biāo)準(zhǔn)

2、中的LDPC碼結(jié)合高階QAM調(diào)制設(shè)計(jì)了適用于系統(tǒng)的調(diào)制編碼方案(MCS),并對設(shè)計(jì)的MCS進(jìn)行了性能仿真對比與分析,經(jīng)過綜合對比分析后選取了一種合適的MCS。
　　其次,論文介紹了LDPC碼的幾種編碼算法,并對其計(jì)算復(fù)雜度與硬件實(shí)現(xiàn)可行性進(jìn)行分析,選取基于行生成向量的QC-LDPC編碼算法作為本文編碼器的FPGA實(shí)現(xiàn)算法。針對選取的算法,給出了編碼器FPGA實(shí)現(xiàn)的設(shè)計(jì)思路,設(shè)計(jì)了一種并行處理的編碼器結(jié)構(gòu),并對設(shè)計(jì)進(jìn)行了仿真驗(yàn)證。本

3、文設(shè)計(jì)的編碼器具有較低復(fù)雜度、較高的編碼吞吐量和較少的編碼延遲的特點(diǎn),滿足了系統(tǒng)應(yīng)用需求。
　　接著,論文介紹了LDPC碼的幾種譯碼算法,并對其性能進(jìn)行仿真對比與分析,通過仿真確定了NMS算法中的最佳歸一化因子。論文還研究了QAM軟解調(diào)算法及其簡化算法,并對各種算法進(jìn)行了性能仿真?；谛阅芎蛷?fù)雜度方面綜合考慮選取NMS算法作為本文譯碼器的FPGA實(shí)現(xiàn)算法,選取一種低復(fù)雜度的QAM軟解調(diào)算法作為256QAM軟解調(diào)FPGA實(shí)現(xiàn)算法。<