LDPC碼在SRAM加固中的應(yīng)用研究.pdf

1、隨著集成電路復(fù)雜度的提高和處理數(shù)據(jù)能力的增強(qiáng)，芯片中存儲(chǔ)器的比重越來越高，特征尺寸的下降又使存儲(chǔ)器組合電路中發(fā)生單粒子瞬態(tài)（Single Event Transient，SET）軟錯(cuò)誤與陣列中發(fā)生單粒子翻轉(zhuǎn)(Soft Event Upset，SEU)軟錯(cuò)誤的幾率大致相當(dāng)，如今如何消除這兩類軟錯(cuò)誤已成為SRAM加固技術(shù)新的研究熱點(diǎn)。
　　本文通過研究歐式幾何空間（Euclidean-geometry，EG）和低密度單奇偶校驗(yàn)碼(Lo

2、w-Density Parity-Check，LDPC)的結(jié)構(gòu)特征，設(shè)計(jì)了一種可用于SRAM的加固方案（即 EG_LDPC碼），通過采用并行大數(shù)譯碼和反饋環(huán)結(jié)構(gòu)，使編譯碼電路在加固存儲(chǔ)陣列的同時(shí)，本身也具有了探測(cè)糾正自身組合電路SET錯(cuò)誤的能力（即自加固能力）。
　　該碼是一類大數(shù)可譯碼，在譯碼器構(gòu)建時(shí)本文提出一種算法，將EG-LDPC碼的大數(shù)譯碼步數(shù)限制在兩步以內(nèi)，提高了譯碼器的速度，進(jìn)而提出了壓縮的EG_LDPC碼，使每一個(gè)

3、EG-LDPC碼在不改變糾檢能力下信息位可以任意收縮，以獲得擁有合適信息位的碼字。在分析系統(tǒng)可靠性時(shí)提出了一種計(jì)算加固存儲(chǔ)器平均無故障時(shí)間（MTTF）的方法，該方法意義明確，運(yùn)算簡(jiǎn)單。
　　在驗(yàn)證各個(gè)模塊功能正確后，通過存儲(chǔ)器行為模型和錯(cuò)誤注入仿真分別對(duì)糾二檢四(31,16)EG-LDPC和糾四檢五(42,16)EG-LDPC碼的可靠性和性能進(jìn)行了仿真驗(yàn)證和分析，并與漢明碼（Hamming），矩陣校驗(yàn)碼（Matrix）和里德—穆爾