32bit DCT-IDCT IP軟核設(shè)計.pdf

1、隨著技術(shù)的不斷發(fā)展特別是電信進(jìn)入到多媒體時代以后，視頻音頻壓縮的要求越來越高，速度要求越來越快。為了高品質(zhì)高速的實(shí)現(xiàn)音視頻的壓縮和解壓縮，離散余弦變換算法越來越多的被應(yīng)用到多媒體壓縮標(biāo)準(zhǔn)中。比如JPEG、MPEG1、MPEG4、H.264等視頻標(biāo)準(zhǔn)，都采用了DCT/IDCT變換算法實(shí)現(xiàn)壓縮。但是由于算法的計算過程的復(fù)雜性，軟件實(shí)現(xiàn)的方法已經(jīng)不能滿足要求，需要用專用硬件電路來實(shí)現(xiàn)才能保證符合要求。
　　DCT/IDCT是正向變換和反

2、向變換的關(guān)系，具有相同的算法思想和實(shí)現(xiàn)結(jié)構(gòu)，所以本文主要是基于對于二維DCT變換的設(shè)計來研究DCT/IDCT變換的原理和設(shè)計方法。在文章開始首先介紹了DCT陜速算法的發(fā)展歷史和幾種不同的實(shí)現(xiàn)方式，分析了各種實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)，并對本文中用到的算法做了詳細(xì)的介紹。然后介紹了FPGA和ASIC設(shè)計流程相關(guān)知識，因?yàn)镮P軟核必須要能夠做到能夠在不同的平臺上都能實(shí)現(xiàn)都能被綜合成物理版圖的形式得到應(yīng)用才行。在剛開始設(shè)計時首先要確定設(shè)計參數(shù)，這里我采

3、用的是C語言來建立DCT的計算模型，分析不同的參數(shù)設(shè)置對于運(yùn)算結(jié)果的影響，選擇合適的能夠滿足設(shè)計要求的字長，避免資源的浪費(fèi)，使設(shè)計得到最大的優(yōu)化。設(shè)計參數(shù)確定之后就是模塊的細(xì)分和模塊時序的設(shè)計，并用Verilog語言完成設(shè)計。在最后分別基于FPGA和全定制電路完成了RTL級設(shè)計到門級的映射，證明了所設(shè)計模塊的可實(shí)現(xiàn)性。
　　本論文的主要研究成果為：
　　1、深入研究了DCT計算方法和不同的實(shí)現(xiàn)方案。
　　2、研究了FP