版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、目前,由于時(shí)間和頻率獨(dú)具的高精度、測(cè)量速度快及高度自動(dòng)化等優(yōu)點(diǎn),使得時(shí)間和頻率的測(cè)量在現(xiàn)代測(cè)試領(lǐng)域內(nèi)具有非常重要的作用。在自動(dòng)化檢測(cè)技術(shù)等精密測(cè)量系統(tǒng)中,通常將一些信號(hào)參量測(cè)量轉(zhuǎn)化成頻率測(cè)量[1]。在調(diào)制域分析儀及高精度時(shí)間間隔分析儀等儀器中,ZDT(無間歇)測(cè)量技術(shù)就是其中核心技術(shù)之一,無間歇測(cè)頻在深入研究時(shí)間、頻率、相位、周期等參量動(dòng)態(tài)時(shí)間特性應(yīng)用中十分重要。為了適應(yīng)高精度測(cè)量的快速發(fā)展,本文研究的ZDT計(jì)數(shù)器在測(cè)試領(lǐng)域具有非常重要
2、的作用。
本文以無間歇計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)為研究課題,圍繞 FPGA為核心,重點(diǎn)研究了頻率測(cè)量的方法及其誤差分析,相位重合檢測(cè)技術(shù)、無間歇測(cè)量技術(shù)等等。系統(tǒng)方案采用了輸入通道+FPGA+總線傳輸?shù)募軜?gòu),本文的主要工作如下所述。
本文在研究國(guó)內(nèi)外技術(shù)文獻(xiàn)基礎(chǔ)上分析了課題研究的意義和發(fā)展,并提出了課題研究的目的和內(nèi)容,緊接著仔細(xì)地分析了測(cè)頻方法及其誤差。在分析完誤差后,以課題指標(biāo)要求為前提,提出了無間歇計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)的
3、總體設(shè)計(jì)方案,并著重分析了ZDT方案的設(shè)計(jì),在此之后,根據(jù)設(shè)計(jì)方案,完成了輸入通道具體硬件電路的設(shè)計(jì)及系統(tǒng)測(cè)量邏輯的設(shè)計(jì)。系統(tǒng)采用了 PCI總線、電子開關(guān)和數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)對(duì)輸入通道的信號(hào)的控制如:通道切換、閘門時(shí)間的選擇、內(nèi)外觸發(fā)的選擇、幅度放大、觸發(fā)電平的調(diào)節(jié)等。此外,利用了相位重合檢測(cè)技術(shù)實(shí)現(xiàn)信號(hào)的同步,而且以ZDT測(cè)量模塊為核心實(shí)現(xiàn)累加計(jì)數(shù)、頻率測(cè)量和時(shí)間間隔測(cè)量等功能。最后,介紹了調(diào)試的方法步驟,總結(jié)了調(diào)試過程遇到的問題及其解決
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 設(shè)計(jì)的cmos計(jì)數(shù)器與傳統(tǒng)的計(jì)數(shù)器的比較
- 畢業(yè)設(shè)計(jì)---計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)
- 高速數(shù)字比較器和計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器設(shè)計(jì)
- 基于光散射的塵埃粒子計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多點(diǎn)激光塵埃粒子計(jì)數(shù)器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于雙口RAM計(jì)數(shù)器陣列的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 計(jì)數(shù)器的編程設(shè)計(jì)
- 60進(jìn)制計(jì)數(shù)器設(shè)計(jì)..
- 計(jì)數(shù)器的原理
- 光電計(jì)數(shù)器
- 基于SOPC的多通道脈沖計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 用計(jì)數(shù)器中斷實(shí)現(xiàn)100以內(nèi)的按鍵計(jì)數(shù)[1]
- OpenRISC處理器內(nèi)的性能計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn).pdf
- verilog hdl加法計(jì)數(shù)器的設(shè)計(jì)
- eda??勺冇?jì)數(shù)器設(shè)計(jì)
- 用verilog hdl設(shè)計(jì)計(jì)數(shù)器
- 實(shí)驗(yàn)六 同步計(jì)數(shù)器的設(shè)計(jì)
- 電子計(jì)數(shù)器的畢業(yè)設(shè)計(jì)
- 畢業(yè)設(shè)計(jì)---光電計(jì)數(shù)器的設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論