高精度TDICMOS圖像傳感器模擬域累加器研究與設(shè)計.pdf

1、時間延遲積分(Time-Delay-Integration,TDI)圖像傳感器是單行掃描圖像傳感器的一種特殊改進(jìn)形式。與傳統(tǒng)單行掃描圖像傳感器相比,時間延遲積分圖像傳感器可以在高相對速度、弱光強(qiáng)的條件下得到理想的拍攝效果。同時時間延遲積分圖像傳感器通過對相同對象多次曝光并將結(jié)果相加,使得最終的圖像數(shù)據(jù)的信噪比大幅度增強(qiáng)。用CCD器件實(shí)現(xiàn)TDI圖像傳感器已經(jīng)比較成熟,而國內(nèi)外對TDI CMOS圖像傳感器的研究還處于起步階段,具備很大的研究

2、價值。
　　在CMOS工藝上實(shí)現(xiàn)TDI圖像傳感器的關(guān)鍵之一就是低噪聲累加器的設(shè)計,本文對在深亞微米CMOS工藝下實(shí)現(xiàn)高性能TDI圖像傳感器模擬域累加器進(jìn)行了深入分析。文中首先對列級以及芯片級的TDI CMOS圖像傳感器結(jié)構(gòu)進(jìn)行了比較,并且分析了傳統(tǒng)曝光方式對曝光同步性的影響,進(jìn)而確定了一種改進(jìn)的行滾筒式曝光作為本文設(shè)計的曝光方式。然后設(shè)計了像素和累加器協(xié)同工作的時序控制電路,滿足了芯片在多種工作模式下的時序要求。對于狹長布局的時序

3、控制電路,側(cè)重比較了時鐘信號不同走線方式帶來的影響。本文對一種現(xiàn)有的模擬域累加器進(jìn)行了深入分析,長總線帶來的大寄生效應(yīng)使得存儲電容的電荷受到嚴(yán)重干擾,出現(xiàn)了明顯的精度、線性度下降問題。文中針對長總線寄生環(huán)境進(jìn)行多方面研究,通過在差分存儲電容下極板間引入補(bǔ)償電容,使得總線等效寄生電容大幅度縮小,進(jìn)而使累加器的精度、線性度得到改善。改進(jìn)的模擬域累加器結(jié)構(gòu)沒有引入新的開關(guān)與操作時序,使得改進(jìn)的累加器與原版累加器可以采用相同的控制電路,保證了整