無累加器MCU計算器芯片的設計.pdf

1、計算器芯片已普遍應用于各類計算器中，但因其廣泛而持久的市場，對其進行設計優(yōu)化，進一步降低芯片成本，依然是設計者及制造者關心的重要課題。
　　論文采用正向設計的方法，在分析了市場上計算器基本功能的基礎上，對計算器內(nèi)部數(shù)據(jù)的處理方式進行了反復的研究。針對計算器內(nèi)部數(shù)據(jù)流的特點，在普通MCU方案的基礎上，取消了累加器，統(tǒng)一了指令長度;取消了多余的指令，增刪了尋址方式，提出了無累加器結(jié)構的MCU來作為新的計算器核心，有效地簡化了MCU結(jié)構

2、，減小了芯片面積。
　　論文工作主要包括:優(yōu)化了MCU的結(jié)構，去除了計算器運算中的累加器;精簡了指令集，僅保留必要的11條指令;根據(jù)計算器的特點改進了尋址方式;使用RISC指令，單字節(jié)指令，單指令周期。
　　論文首先介紹了課題背景和系統(tǒng)框架結(jié)構，分析了取消累加器的原因并對無累加器MCU的結(jié)構進行了詳細介紹。與傳統(tǒng)計算器用MCU相比，邏輯門由1000門減少到200門，大幅度減少了構成系統(tǒng)的晶體管數(shù)目，達到了減少芯片面積、降低生