應(yīng)用于多FPGA驗(yàn)證的分割軟件的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、集成電路設(shè)計(jì)過(guò)程中，在芯片生產(chǎn)之前為其進(jìn)行FPGA原型驗(yàn)證可以有效的降低芯片的生產(chǎn)風(fēng)險(xiǎn)。然而隨著半導(dǎo)體制造工藝的改進(jìn)，尤其大規(guī)模片上系統(tǒng)和多核設(shè)計(jì)出現(xiàn)之后，ASIC芯片的規(guī)模一般都會(huì)大于同時(shí)代最先進(jìn)的FPGA。為了解決這個(gè)問(wèn)題，通常會(huì)把芯片的內(nèi)容分割到多個(gè)FPGA中組成多FPGA驗(yàn)證平臺(tái)來(lái)進(jìn)行驗(yàn)證。
　　 論文針對(duì)特定的硬件平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)能夠?qū)﹄娐愤M(jìn)行模塊級(jí)分割的軟件。論文工作主要包括，設(shè)計(jì)文本分析器對(duì)輸入文件進(jìn)行分析，

2、論文概括了Verilog文件和綜合報(bào)告文件的語(yǔ)法結(jié)構(gòu)，設(shè)計(jì)了可以從輸入的字符流中提取出具有特殊意義記號(hào)的詞法分析器;基于提取出的記號(hào)，設(shè)計(jì)了可以根據(jù)輸入文件的語(yǔ)法結(jié)構(gòu)生成抽象語(yǔ)法樹(shù)的語(yǔ)法分析器;對(duì)抽象語(yǔ)法樹(shù)自底向上進(jìn)行分析，生成了電路的網(wǎng)表并且計(jì)算出了功能模塊間互連情況以及其在FPGA中的資源占用率;以資源占用率和FPGA間互連數(shù)目作為約束條件，使用F-M電路劃分算法對(duì)電路進(jìn)行了自動(dòng)分割;使用Gtk+設(shè)計(jì)用戶界面，支持手動(dòng)分割。

3、　　 論文基于雙片Stratix(Ⅳ)820EFPGA驗(yàn)證平臺(tái)，成功對(duì)SEP6200平臺(tái)的44個(gè)功能模塊進(jìn)行了電路分析，計(jì)算出了模塊間的連接關(guān)系和每個(gè)模塊的資源占用情況，實(shí)現(xiàn)了基于F-M算法的自動(dòng)分割程序，將每塊FPGA上的資源占用率控制在90％以內(nèi)，同時(shí)使得FPGA間互連數(shù)目最小。論文將自動(dòng)分割的結(jié)果同項(xiàng)目中實(shí)際應(yīng)用的分割方法進(jìn)行了對(duì)比，并對(duì)對(duì)比結(jié)果進(jìn)行了分析。另外論文還實(shí)現(xiàn)了一個(gè)圖形用戶界面程序，可以通過(guò)鼠標(biāo)點(diǎn)擊對(duì)電路進(jìn)行手動(dòng)分割