射頻識(shí)別卡SOC設(shè)計(jì).pdf

1、多年來(lái)，集成電路的發(fā)展一直遵循著一條摩爾定律:當(dāng)價(jià)格不變時(shí)，集成電路芯片上可容納的晶體管數(shù)目，每18個(gè)月便會(huì)增長(zhǎng)一倍，集成電路芯片的性能也會(huì)增長(zhǎng)一倍。過(guò)去的40年中，集成電路芯片的發(fā)展一直遵循此定律。在射頻識(shí)別卡出現(xiàn)的這十幾年里，射頻識(shí)別卡SOC芯片的設(shè)計(jì)難度和設(shè)計(jì)復(fù)雜度有了非常大的增長(zhǎng)，設(shè)計(jì)方法學(xué)和工藝的改進(jìn)也使得整個(gè)集成電路產(chǎn)業(yè)日新月異。
　　 當(dāng)前，超深亞微米VDSM工藝和知識(shí)產(chǎn)權(quán)IP復(fù)用技術(shù)引發(fā)了SOC集成電路設(shè)計(jì)技術(shù)的

2、一場(chǎng)前所未有的變革。隨著時(shí)間的不斷推移，SOC設(shè)計(jì)技術(shù)不斷完善，SOC設(shè)計(jì)的復(fù)雜度和集成度也在不斷提高。如何在新的技術(shù)和形式下，在新的挑戰(zhàn)下實(shí)現(xiàn)一款功能完善、性能穩(wěn)定、可靠性強(qiáng)、功耗較低的射頻識(shí)別卡SOC芯片，給我們提出了更大的挑戰(zhàn)。
　　 本文首先介紹了SOC芯片設(shè)計(jì)方法學(xué)的發(fā)展歷史和發(fā)展現(xiàn)狀，然后介紹了基于IP復(fù)用技術(shù)的設(shè)計(jì)方法，作者在此基礎(chǔ)上提出了射頻識(shí)別卡SOC芯片的架構(gòu)，對(duì)各個(gè)模塊根據(jù)其所實(shí)現(xiàn)的功能做了相應(yīng)的選取，如選

3、取了合適的CPU，合適的內(nèi)存模塊。本設(shè)計(jì)采用了模塊化設(shè)計(jì)，使得IP復(fù)用技術(shù)在本設(shè)計(jì)中更易使用。
　　 隨后本論文著重介紹了射頻識(shí)別卡各模塊的邏輯設(shè)計(jì)，介紹了所遇到的問(wèn)題和解決方法，對(duì)各模塊進(jìn)行了功能仿真，在各部分功能確定無(wú)誤后作者對(duì)芯片進(jìn)行了低功耗設(shè)計(jì)，隨后作者又重點(diǎn)介紹了本芯片的邏輯綜合過(guò)程以及對(duì)本芯片進(jìn)行的可測(cè)性設(shè)計(jì)。最后作者對(duì)射頻識(shí)別卡芯片進(jìn)行了布局布線(xiàn)，介紹了對(duì)芯片進(jìn)行的物理設(shè)計(jì)。
　　 本項(xiàng)目在設(shè)計(jì)過(guò)程中使用了

4、自頂向下的設(shè)計(jì)流程，使用了諸多Synopsys公司所推薦的設(shè)計(jì)方法學(xué)。使用到的各種前后端工具包括:LEDA（設(shè)計(jì)規(guī)范檢查）、VCS（代碼編寫(xiě)和功能仿真）、DesignCompiler（邏輯綜合）、ICCompiler（布局布線(xiàn)）、PrimeTime（靜態(tài)時(shí)序分析）等。
　　 本論文以作者在項(xiàng)目中的實(shí)際工作為基礎(chǔ)。在本項(xiàng)目中作者完成了一款性能較穩(wěn)定，功耗較低的射頻識(shí)別卡芯片，解決了期間遇到的難題。
　　 本文的主要貢獻(xiàn)為: