基于SIMD架構(gòu)的信號(hào)處理算法性能優(yōu)化.pdf

1、信號(hào)處理算法中存在很多數(shù)據(jù)相關(guān)度低且數(shù)據(jù)級(jí)并行度較大的核心算子，非常適合于通過單指令多數(shù)據(jù)(Single Instruction Multiple Data，SIMD)技術(shù)提升其計(jì)算效率。然而，當(dāng)前向量化編譯器無法針對(duì)SIMD微結(jié)構(gòu)進(jìn)行有效的指令調(diào)度和存儲(chǔ)布局，難以充分發(fā)揮SIMD技術(shù)的優(yōu)勢(shì)。本文針對(duì)廣泛應(yīng)用于通信、圖像及模式識(shí)別等領(lǐng)域的有限脈沖響應(yīng)濾波器算法，通過SIMD向量化技術(shù)充分挖掘算法內(nèi)部的并行度，提升算法性能，即減少算法的執(zhí)

2、行時(shí)間，同時(shí)為其它同類算法優(yōu)化課題研究提供參考依據(jù)。
　　本文在詳細(xì)分析SIMD協(xié)處理器架構(gòu)的基礎(chǔ)上，對(duì)算法進(jìn)行SIMD映射和優(yōu)化。首先，利用向量化編譯器和編譯器內(nèi)置接口函數(shù)對(duì)算法進(jìn)行SIMD映射，并通過分析SIMD微結(jié)構(gòu)數(shù)據(jù)和二進(jìn)制可執(zhí)行文件的反匯編代碼定位算法性能瓶頸;然后，通過循環(huán)展開和軟件流水等方法提升SIMD計(jì)算流水線的指令級(jí)并行度，利用手工指令排布減少主處理器與SIMD協(xié)處理器之間的寄存器傳輸，并通過軟件預(yù)取技術(shù)降低訪

3、存開銷;最后，本文利用并行化編程模型完成算法的切割與映射，以有限的數(shù)據(jù)通信與同步開銷換取算法線程級(jí)的性能提升。
　　基于時(shí)鐘周期精確的仿真平臺(tái)GEM5進(jìn)行測(cè)試，結(jié)果表明:匯編優(yōu)化后的算法相對(duì)于向量化編譯和通用處理器算法代碼分別提升性能約1.5倍和20倍;相對(duì)于單核優(yōu)化，采用雙核、四核線程級(jí)并行處理分別進(jìn)一步提升了算法性能1.87倍和3.67倍;與Ne10庫(kù)相比，匯編優(yōu)化后的算法可以達(dá)到0.9～3.5倍的加速比;與通用處理器代碼相比