一種高速運放的分析與設計.pdf

1、近年來，隨著通訊、網(wǎng)絡及消費電子等應用領域的發(fā)展，半導體集成電路(IC)芯片種類及數(shù)量的需求日益增加，性能要求也越來越高，迫使設計者們對IC性能加以改進和優(yōu)化，其途徑主要是從工藝、材料、電路結構等幾個方面入手。系統(tǒng)的總體性能往往由其內部的模塊承擔，運算放大器(運放)作為許多模擬和數(shù)模混合系統(tǒng)中一個完整的部分，也是構成這些系統(tǒng)的基本單元，其精度與速度對整個系統(tǒng)的效能起著決定性的作用，因而在設計和優(yōu)化過程中占據(jù)著一個重要的位置。
　　

2、 本文主要針對高速運放進行研究。通過對運放增益、帶寬、擺率、相位裕度和建立時間等性能參數(shù)及其相互聯(lián)系的分析，通過對比幾種典型的運放結構，確定了全差分共源共柵兩級結構的基本框架；考慮到高速運放對信噪比與失真度的嚴格要求，設計了一個基準電壓源電路為運放提供電壓電流偏置；從系統(tǒng)穩(wěn)定性及電路面積方面考慮，頻率補償電路采用了共源共柵密勒補償方法；此外，為了使電路的直流工作點及輸出共模電平穩(wěn)定在一定的范圍內，本文還設計了一種共模反饋電路。

3、　　 對本文所設計的高速運放用HSPICE進行了仿真，并基于0.18μm CMOS工藝和Cadence設計平臺，對運放的版圖進行了初步的設計。仿真結果顯示，在5pF電容負載情況下，其單位增益帶寬為104.32MHz，開環(huán)增益達到105.11dB，相位裕度為67.5°，擺率達208 V/μs，功率損耗約為6.4mW，頻率為1kHz時等效輸入噪聲電壓不到0.8nV，所有參數(shù)均達到了預期指標。
　　 上述結果表明，該高速運放具有開環(huán)