超高速概率計(jì)算Turbo譯碼器的原理和設(shè)計(jì)及性能.pdf

1、在3G及更高級(jí)的移動(dòng)通信中的信道編碼方案為Turbo碼。隨著移動(dòng)通信標(biāo)準(zhǔn)對通信速率突出更高的要求, Turbo基帶芯片也必須做的更快。然而,由于Turbo譯碼的復(fù)雜度比較高,要想提高譯碼速度通常只能靠加倍邏輯門的數(shù)量來實(shí)現(xiàn),而基帶芯片的面積畢竟有限,僅僅靠提高面積總會(huì)遇到瓶頸。為了解決這個(gè)辦法,概率計(jì)算技術(shù)被引入,從而提供一種新的譯碼思路。相比于傳統(tǒng)的加權(quán)二進(jìn)制來表示一個(gè)數(shù)據(jù),概率計(jì)算使用一串隨機(jī)碼流來表示數(shù)據(jù)?；谶@一點(diǎn)我們做了如下幾

2、點(diǎn)工作。
　　一是理解并仿真了傳統(tǒng)的Turbo譯碼算法中的max-log-MAP算法。論文中探討了使用概率計(jì)算方法實(shí)現(xiàn)時(shí)有可能出現(xiàn)的問題,并通過對計(jì)算過程中的參數(shù)加以限制解決了這個(gè)問題。
　　之后設(shè)計(jì)了幾個(gè)概率計(jì)算器件,并分析了性能。仿真結(jié)果指出這些器件的關(guān)鍵指標(biāo)會(huì)對算法的精確度有影響,于是通過軟件仿真確定了它們的參數(shù)。同時(shí),我們也使用仿真程序測試了概率計(jì)算譯碼算法的性能,發(fā)現(xiàn)與理想算法相比概率計(jì)算方法僅有0.1dB的損失。

3、
　　接著使用硬件語言設(shè)計(jì)整個(gè)譯碼器。在確定了確定了硬件架構(gòu),自底向上編寫了各個(gè)部件之后,通過仿真軟件驗(yàn)證了各個(gè)模塊以及整體的有效性,得到的結(jié)果與軟件仿真的結(jié)果相同。
　　最后采用130nm工藝觀察所占用資源以及性能。通過使用前端軟件完成了代碼綜合,確定了此設(shè)計(jì)能夠在100MHz的時(shí)鐘的情況下達(dá)到600Mbps的速度,若使用先進(jìn)工藝則能非常容易的達(dá)到4G要求。通過將這個(gè)數(shù)據(jù)與實(shí)際使用的譯碼器的數(shù)據(jù)相比較得知本設(shè)計(jì)有大約50％