基于FPGA的嵌入式視覺檢測系統(tǒng)及IP核設(shè)計(jì).pdf

1、隨著計(jì)算機(jī)視覺和集成電路等技術(shù)的飛速的發(fā)展,已經(jīng)出現(xiàn)了一種新的檢測技術(shù)——基于計(jì)算機(jī)視覺的圖像檢測技術(shù)。由于在檢測過程中要求實(shí)時(shí)處理的數(shù)據(jù)量大、處理實(shí)時(shí)性要求高、且常常包含有諸如分割、檢測、標(biāo)記、識別等比較復(fù)雜的算法,因此通常都采用多處理器架構(gòu)的嵌入式實(shí)時(shí)系統(tǒng)來完成。隨著人們對系統(tǒng)集成度要求的不斷提高,同時(shí)FPGA的性能和集成度大大的提高,用FPGA來處理數(shù)字信號可以很好的解決數(shù)據(jù)量大、處理速度不匹配、可靠性低及精度小等問題,并能很好協(xié)

2、調(diào)并行性與順序性的矛盾。本文基于SOPC技術(shù),以Xilinx FPGA為開發(fā)平臺,在單個(gè)芯片上設(shè)計(jì)了一個(gè)嵌入式視覺檢測系統(tǒng),集圖像處理算法、嵌入式技術(shù)和多處理器并行處理技術(shù)為一體,實(shí)現(xiàn)了視頻圖像的實(shí)時(shí)采集,圖像檢測的加速處理。主要完成的內(nèi)容有:
　　 1.根據(jù)視頻標(biāo)準(zhǔn),采用Xilinx EDK.設(shè)計(jì)一個(gè)基于IPIF接口的視頻采集IP核；上層軟件通過總線接口實(shí)現(xiàn)對IP核的控制并以DMA的方式從標(biāo)準(zhǔn)視頻流中實(shí)時(shí)獲取圖像信息。

3、　　 2.通過對基于模板計(jì)算的預(yù)處理理論的分析,設(shè)計(jì)一個(gè)以Xilinx DSP48單元為基礎(chǔ)的圖像預(yù)處理模板計(jì)算IP核,實(shí)現(xiàn)對圖像濾波、銳化和邊緣檢測等基于模板運(yùn)算算法的快速處理,IP核基于FSL接口以協(xié)處理器的方式接入系統(tǒng),提供高速的模板運(yùn)算,并支持最大為5X5的模板。
　　 3.根據(jù)小波變換的理論,研究了一個(gè)基于有限沖擊響應(yīng)濾波器(FIR)的小波檢測加速處理IP核,對小波分解和重構(gòu)進(jìn)行實(shí)時(shí)處理。小波加速IP核作為協(xié)處理器計(jì)