嵌入式系統(tǒng)級(jí)芯片建庫(kù)研究及IP核設(shè)計(jì).pdf

1、集成電路工藝目前已進(jìn)入超深亞微米階段,超大規(guī)模集成電路的設(shè)計(jì)技術(shù)滯后于集成電路工藝發(fā)展水平、EDA工具滯后于設(shè)計(jì)能力,傳統(tǒng)的設(shè)計(jì)方法效率低下.在這種情況下,SoC(System-on-chip)設(shè)計(jì)方法學(xué)正成為集成電路設(shè)計(jì)的主流.SoC設(shè)計(jì)方法學(xué)主要基于IP復(fù)用(Intellectual Property Reuse)及硬軟件協(xié)同設(shè)計(jì)和驗(yàn)證(Hardware/Software Co-design and Verification),其研

2、究和應(yīng)用水平不斷提高,該論文有關(guān)研究工作是基于SoC設(shè)計(jì)方法學(xué)的有益嘗試.該論文的第一章和第二章分別介紹了基于IP的SOC設(shè)計(jì)方法學(xué)以及嵌入式建庫(kù)的方法;第三章介紹了嵌入式8051的構(gòu)成并剖析其原理,內(nèi)容上包括存儲(chǔ)器的結(jié)構(gòu)、輸入輸出管腳的定義,給出了8051的指令系統(tǒng)和尋址方式,重點(diǎn)分析了8051的體系結(jié)構(gòu)及其嵌入式方面的特性;在第四章中,基于Top-down的設(shè)計(jì)方法,使用VHDL/Verilog語(yǔ)言實(shí)現(xiàn)8051的軟IP核,著重分析了

3、8051的控制器、算術(shù)邏輯單元、定時(shí)器/計(jì)數(shù)器等單元的具體運(yùn)行機(jī)制,并力求給出在嵌入式體系下,指令在8051內(nèi)部運(yùn)行時(shí),數(shù)據(jù)在各寄存器中的流向;在第五章中,以一個(gè)設(shè)計(jì)實(shí)例,將IP核和FPGA技術(shù)高效地結(jié)合,提出了一個(gè)RISC結(jié)構(gòu)的IP核驗(yàn)證與測(cè)試方法,編寫(xiě)具體8051 IP核的驗(yàn)證與測(cè)試方案.該論文設(shè)計(jì)已通過(guò)我們自行設(shè)計(jì)的開(kāi)發(fā)評(píng)估板的下載驗(yàn)證,該開(kāi)發(fā)板選用了Xilinx公司XCS200芯片,該芯片邏輯門(mén)數(shù)達(dá)到20萬(wàn)個(gè),該論文也給出了有關(guān)