基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng).pdf

1、視頻序列中運(yùn)動(dòng)目標(biāo)的檢測(cè)是計(jì)算機(jī)視覺(jué)領(lǐng)域的一個(gè)重要研究方向，在安全監(jiān)控、智能交通等領(lǐng)域都有著廣泛的應(yīng)用?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)具有高度并行處理能力，為復(fù)雜圖像處理算法的實(shí)時(shí)實(shí)現(xiàn)提供了一個(gè)很好的平臺(tái)，基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。本文設(shè)計(jì)了基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)，該系統(tǒng)對(duì)以后算法的改進(jìn)，圖像采集和顯示設(shè)備更換等都具有靈活性。
　　本文通過(guò)對(duì)目前常用運(yùn)動(dòng)目標(biāo)檢測(cè)算法的分析研究，采用基于混合高斯背景模型的背

2、景消減法。本文首先分析混合高斯背景模型算法的硬件實(shí)現(xiàn)復(fù)雜度，對(duì)OpenCV混合高斯背景模型算法做出合適的定點(diǎn)化處理，并加入縮減圖像尺寸(scale-down)方案，在Matlab下驗(yàn)證修改后的算法性能，達(dá)到算法性能和FPGA可實(shí)現(xiàn)性的平衡(trade-off)。
　　本文所設(shè)計(jì)的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)采用高速CMOS圖像傳感器實(shí)時(shí)采集圖像，本文通過(guò)line-buffer結(jié)構(gòu)實(shí)現(xiàn)實(shí)時(shí)的雙線(xiàn)性插值處理，將攝像頭采集的Bayer格式圖像恢復(fù)為

3、RGB全彩圖像：本文使用一片QDR II+ SRAM實(shí)現(xiàn)攝像頭采集數(shù)據(jù)到DVI顯示數(shù)據(jù)的幀率轉(zhuǎn)換，并驅(qū)動(dòng)DVI顯示芯片TFP410在通用的DVI液晶顯示器實(shí)現(xiàn)1024x76860fps（幀／秒）顯示；該系統(tǒng)加入上位機(jī)控制方案，通過(guò)UART串口、I2C總線(xiàn)和協(xié)議轉(zhuǎn)換邏輯實(shí)現(xiàn)PC端上位機(jī)對(duì)I2C器件的實(shí)時(shí)配置。
　　在運(yùn)動(dòng)目標(biāo)檢測(cè)算法的實(shí)現(xiàn)過(guò)程中，本文設(shè)計(jì)了多級(jí)流水線(xiàn)、并行結(jié)構(gòu)。本文采用一片QDRn+SRAM作為每幀高斯參數(shù)的存儲(chǔ)，F(xiàn)