多波束成像聲吶集成模擬前端與數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf

1、多波束成像聲吶系統(tǒng)是一種能夠?qū)５椎牡匦蔚孛策M(jìn)行高效的探測(cè)并能夠?qū)崟r(shí)高精度成像的水下探測(cè)成像設(shè)備,由于其能直觀形象地展現(xiàn)水下的地形地貌以及水下目標(biāo),所以成像聲吶系統(tǒng)具有廣闊的發(fā)展空間。然而成像聲吶在獲得優(yōu)異的性能的同時(shí),也帶來了大量的實(shí)時(shí)數(shù)據(jù)需要及時(shí)地獲取與處理,這對(duì)系統(tǒng)中數(shù)據(jù)的接收與采集部分的性能提出了很高的要求。正是基于水下成像聲吶系統(tǒng)研制的迫切需求,本文深入研究了系統(tǒng)中的接收部分與數(shù)據(jù)采集電路,并以此為基礎(chǔ)對(duì)電路進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。

2、
　　首先對(duì)成像聲吶系統(tǒng)的接收電路進(jìn)行了相關(guān)研究與設(shè)計(jì)。對(duì)于成像聲吶系統(tǒng)來說,由于其所需數(shù)據(jù)量巨大,要求接收通道數(shù)較多,采用傳統(tǒng)的接收機(jī)方案勢(shì)必會(huì)造成接收系統(tǒng)的過于龐大,在此并不適用。為了解決這一問題,本文引入了在醫(yī)學(xué)成像領(lǐng)域應(yīng)用廣泛的集成模擬前端芯片,作為接收系統(tǒng)與采集系統(tǒng)之間的橋梁,模擬前端具有優(yōu)異的性能。以此為核心,設(shè)計(jì)了帶通濾波電路、可控增益放大電路、模擬前端電路組成的接收系統(tǒng),并對(duì)各項(xiàng)參數(shù)進(jìn)行了相關(guān)調(diào)試與驗(yàn)證。在系統(tǒng)設(shè)計(jì)

3、過程中,還對(duì)接收機(jī)的噪聲特性進(jìn)行了研究以確保較低的噪聲,并根據(jù)系統(tǒng)要求選擇適用的器件。
　　為了滿足多波束成像聲吶系統(tǒng)對(duì)數(shù)據(jù)高速、實(shí)時(shí)地采集與傳輸?shù)囊?接下來本文設(shè)計(jì)了多通道的數(shù)據(jù)采集系統(tǒng)。系統(tǒng)由模擬前端芯片中的AD轉(zhuǎn)換模塊、FPGA核心控制電路、DAC增益控制電路、DDR2SDRAM數(shù)據(jù)存儲(chǔ)電路以及高速收發(fā)器接口電路等組成,模擬前端輸出的高速串行LVDS信號(hào)被傳送至FPGA并將數(shù)據(jù)通過DDR2SDRAM實(shí)時(shí)存儲(chǔ),再通過收發(fā)器上

4、傳。對(duì)于模數(shù)混合以及存在高速數(shù)字信號(hào)時(shí)的電路PCB設(shè)計(jì)方法也進(jìn)行了討論。
　　最后,在完成多通道數(shù)據(jù)采集系統(tǒng)的電路設(shè)計(jì)基礎(chǔ)上,對(duì)采集系統(tǒng)的控制邏輯進(jìn)行了設(shè)計(jì)與調(diào)試。本文在QuartusII軟件環(huán)境下,使用VerilogHDL語言和IP核單元模塊設(shè)計(jì)了FPGA對(duì)各功能模塊的控制邏輯,主要包括上述的模擬前端SPI控制、DDR2SDRAM控制器、數(shù)模轉(zhuǎn)換控制等,并在Modelsim軟件下對(duì)數(shù)據(jù)采集系統(tǒng)的各個(gè)邏輯模塊進(jìn)行了時(shí)序仿真和功能驗(yàn)