一種基于乘法器的功率因數校正芯片研究與設計.pdf

1、近幾十年來，隨著電力電子技術高速發(fā)展，用電設備大范圍的應用，耗電量的快速增長，電能利用效率和質量越來越受到人們的關注，對此有些組織和國家提出了相關標準，與之相應的功率因數校正技術也取得了較大發(fā)展，很多國內外公司因此推出了相關產品，并在市場上大力推廣。這些產品都以提高功率因數為核心，利用不同的控制方式確保輸入電流波形和相位跟隨輸入電壓，但普遍存在一個問題：在交流輸入電壓經過零點時，輸入電流會有一個較長時間的平直部分，引起通常所說的總諧波失

2、真（Total Harmonic Distortion，THD）較大，嚴重影響了功率因數校正的質量。
　　本文研究設計了一種基于乘法器的臨界導通模式功率因數校正芯片，其主要特征是：9.5V到28V的寬電源電壓范圍，具有獨立應用時的內部啟動/重啟計時器，確保功率因數接近1的一象限乘法器和THD優(yōu)化器，確保臨界模式工作的零電流檢測電路，具有前沿消隱功能的電流取樣比較器，適合驅動功率管的圖騰柱輸出，同時還有過壓、欠壓和開環(huán)保護等功能。<

3、br>　　本文對功率因數校正芯片的核心乘法器做了詳細的理論推導和足夠的仿真驗證工作，設置非線性前置補償電路保證乘法器有足夠寬的線性運算范圍，通過增加交流輸入電壓過零點時功率管的導通時間，設計了一種減小THD的優(yōu)化器，有效地提高了功率因數較正的質量。
　　論文也做了基于Boost和Flyback兩種拓撲的PFC變換系統(tǒng)的整體仿真驗證工作，詳細地分析了輸入電流波形，給出了開環(huán)保護的仿真結果，所有仿真結果均滿足設計要求，達到了預期的設計