2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩92頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、雷達信號處理平臺是高速實時信號處理系統(tǒng)的重要組成部分,廣泛用于高速雷達信號的處理。本文采用DSP+FPGA的體系架構,設計實現(xiàn)了一款低功耗、高實時性、可靠性、高速高性能、穩(wěn)定性的雷達信號處理板系統(tǒng)。
  本文首先根據設計指標和方案得出雷達信號處理板總體處理流程框架,整體處理架構采用FPGA+多核 DSP架構。FPGA采用Xilinx Kintex-7系列高性能器件。DSP采用TI KeyStone系列8核定浮點DSP TMS320

2、C6678。FPGA完成系統(tǒng)上電控制、時鐘和外圍設備管理、AD數據采集及數據預處理、雷達時序生成、通信接口擴展以及對外高速接口實現(xiàn)。DSP負責系統(tǒng)管理以及后端數據處理和信息處理等工作。本文重點圍繞 DSP為核心的常見外設及接口設計。完成DSP BOOT啟動。實現(xiàn)DSP與FPGA之間大數據快速傳輸,研究DSP存儲空間的合理化分配過程中,得到常見的存儲優(yōu)化方法。FPGA設計方面,詳細論述了系統(tǒng)的時鐘設計和外圍設備管理,數據預處理算法實現(xiàn),根

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論