全數(shù)字QPSK載波同步研究及FPGA實(shí)現(xiàn).pdf

1、軟件無(wú)線電可以對(duì)功能進(jìn)行模塊化，它有著較大的靈活性、較好的擴(kuò)展性等優(yōu)勢(shì)，這使得當(dāng)代數(shù)字通信行業(yè)中工程師們對(duì)其進(jìn)行深入的研究。它的中心思想是指通過(guò)對(duì)功能模塊算法的轉(zhuǎn)換，使得其能夠在共用的硬件平臺(tái)上達(dá)到不同算法相應(yīng)的功能。相對(duì)于BPSK，QPSK調(diào)制有著較好的頻譜特性和較高的頻譜利用率，并且其抗干擾性能很強(qiáng)，傳輸速率較快，所以在發(fā)射機(jī)端本文采用QPSK調(diào)制要發(fā)送的基帶信號(hào)，在接收機(jī)端使用FPGA技術(shù)對(duì)各模塊算法進(jìn)行實(shí)現(xiàn)，從而使得接收機(jī)端的載

2、波同步系統(tǒng)功能得以實(shí)現(xiàn)。
　　文中首先對(duì)它的主要技術(shù)以及部分理論知識(shí)進(jìn)行了闡述，為接下來(lái)的系統(tǒng)仿真和方案設(shè)計(jì)奠定了理論依據(jù)。然后對(duì)幾種不同的載波同步方式分別進(jìn)行了討論，最終確定適用于本系統(tǒng)的載波同步方式為松尾環(huán)載波同步法。根據(jù)所選取的同步方式，對(duì)整個(gè)數(shù)字通信系統(tǒng)及其各主要模塊進(jìn)行了設(shè)計(jì)，并且在FPGA平臺(tái)上進(jìn)行了實(shí)現(xiàn)。對(duì)系統(tǒng)進(jìn)行的MATLAB建模仿真直觀地驗(yàn)證了方案設(shè)計(jì)的正確性。然后在通用的硬件平臺(tái)上，利用ISE開發(fā)軟件，編寫Ve

3、rilog HDL代碼，對(duì)系統(tǒng)設(shè)計(jì)的發(fā)射機(jī)與接收機(jī)進(jìn)行FPGA實(shí)現(xiàn)，通過(guò)Modelsim和ChipScope對(duì)各個(gè)部分進(jìn)行了仿真和驗(yàn)證。
　　實(shí)驗(yàn)結(jié)果表明，該環(huán)路的結(jié)構(gòu)更為簡(jiǎn)單，且不需要乘法運(yùn)算，更易于實(shí)現(xiàn)，占用了較少的硬件資源。通過(guò)MATLAB仿真分析可以看出載波同步環(huán)路可以快速的收斂，并且可以保持穩(wěn)定。在一定的頻偏情況下，接收機(jī)端能夠恢復(fù)發(fā)射機(jī)端發(fā)射的原始的基帶信號(hào)，達(dá)到了預(yù)期的效果，證明了本文的系統(tǒng)方案設(shè)計(jì)的正確性和可實(shí)現(xiàn)性