高通量I-O通信協(xié)議棧功能驗證的研究及實現(xiàn).pdf

1、為了解決總線對計算機系統(tǒng)的發(fā)展所帶來的問題，滿足外部設備對總線的帶寬要求，Intel提出了第三代總線技術PCI Express（以下簡稱PCIE）。由于PCIE總線在設備互聯(lián)數(shù)據(jù)交互方面具有鮮明的技術優(yōu)勢和廣闊的應用前景，對PCIE協(xié)議設備的研究也因此蓬勃發(fā)展，對PCIE芯片設備的功能驗證工作也成為集成電路功能驗證中的重要組成部分。目前，集成電路的功能有兩種驗證手段：基于形式計算的形式化驗證和基于仿真的模擬形式驗證。形式驗證雖然較符合驗

2、證的目標，但是由于自身的固有問題使得該技術還無法在工業(yè)界獲得青睞。模擬驗證雖因其在EDA工具上易于實現(xiàn)而得到了廣泛的應用，但模擬驗證無法跟得上IC設計發(fā)展的步伐。為了減小逐漸拉大的IC芯片的規(guī)模和功能復雜度與驗證技術發(fā)展的鴻溝，近些年來，各種高級驗證技術以及方法學應運而出。
　　本文驗證平臺的實驗對象----協(xié)議棧芯片是在PCIE協(xié)議的基礎上進行擴展和改進來完成的：該協(xié)議棧芯片在標準的PCIE總線層次結構的基礎上，增加了網(wǎng)絡層，并

3、在數(shù)據(jù)鏈路層設置了多個數(shù)據(jù)子鏈路進行鏈路建立，同時對每條子鏈路進行協(xié)議精簡與擴展。這種設計使得該款協(xié)議棧芯片本身包含Switch設備的路由選擇功能，同時也提高了數(shù)據(jù)的傳輸速度。雖然該協(xié)議棧采用自己定制的通信協(xié)議——已經(jīng)不是嚴格地遵循PCIE協(xié)議規(guī)范，但是協(xié)議棧與外圍設備的連接仍然是遵循PCIE協(xié)議規(guī)范。因為該協(xié)議棧屬于企業(yè)與科研單位合作的創(chuàng)新型項目，市場上沒有成熟的驗證工具——包括PCIE設備測試套件可以對此進行驗證與測試。因此，本文設

4、計了基于System Verilog的激勵向量組合狀態(tài)圖和覆蓋率驅動與可變權重的約束隨機激勵驗證(CRSG，Constrainted Random Stimulus Generation)的驗證環(huán)境，在RTL（Resistor Transistor Level，寄存器傳輸級）級對其進行全面的功能驗證。
　　本文針對System Verilog語言的出現(xiàn)及其方法學特征進行了討論，同時就System Verilog語言在AISC（Ap

5、plication Specific Integrated Circuit，專用集成電路）功能驗證平臺搭建過程中可以提高驗證效率的各種驗證技術進行了介紹，并且對基于System Verilog語言的模擬驗證平臺的組織結構進行了簡單介紹。對PCIE協(xié)議的存儲器TLP（TransactionLevel Packet，事務級報文）數(shù)據(jù)報文以及基于 PCIE協(xié)議接口的通信協(xié)議棧設備的內部結構、工作原理進行了簡單的分析介紹，同時對數(shù)據(jù)中心網(wǎng)絡的拓