協(xié)同仿真中標(biāo)志位與精確異常處理優(yōu)化技術(shù)研究.pdf

1、隨著芯片設(shè)計(jì)技術(shù)的不斷發(fā)展，國內(nèi)出現(xiàn)了多款自主設(shè)計(jì)的國產(chǎn)處理器。由于國產(chǎn)處理器采用非主流的指令集架構(gòu)，國產(chǎn)處理器面臨軟件資源缺乏的問題。把X86處理器豐富的資源移植到國產(chǎn)處理器上，成為促進(jìn)國產(chǎn)處理器推廣應(yīng)用的有效途徑。協(xié)同式X86仿真技術(shù)通過在宿主處理器硬件中加入特定功能模塊或邏輯單元實(shí)現(xiàn)特定功能，能夠有效的提高X86軟件在國產(chǎn)處理器平臺(tái)上的運(yùn)行效率，實(shí)現(xiàn)X86平臺(tái)操作系統(tǒng)與軟件資源到國產(chǎn)處理器平臺(tái)的高效移植。
　　本文在深入分析

2、系統(tǒng)仿真器ARCH-BRIDGE仿真機(jī)制的基礎(chǔ)上，研究影響仿真性能的兩個(gè)關(guān)鍵因素：標(biāo)志位計(jì)算和精確異常處理。針對(duì)系統(tǒng)仿真器在標(biāo)志位計(jì)算與精確異常處理過程中存在性能開銷大的問題，提出了標(biāo)志位和精確異常處理的軟硬件協(xié)同設(shè)計(jì)解決方案。結(jié)合開源平臺(tái)OR1200設(shè)計(jì)了軟硬件協(xié)同仿真平臺(tái)，并對(duì)軟件和硬件功能劃分。
　　為了降低系統(tǒng)仿真器在標(biāo)志位處理方面的性能開銷，提出了一種標(biāo)志位協(xié)同處理方法。通過修改仿真器標(biāo)志位處理方式，在硬件中實(shí)現(xiàn)模擬標(biāo)志

3、寄存器和標(biāo)志位計(jì)算邏輯，利用自定義指令控制標(biāo)志位的計(jì)算，實(shí)現(xiàn)標(biāo)志位的軟硬件協(xié)同處理。該方法有效降低了代碼膨脹率，提高了系統(tǒng)仿真器的性能。經(jīng)實(shí)驗(yàn)驗(yàn)證表明，文中所設(shè)計(jì)標(biāo)志位協(xié)同處理模塊能夠正確完成標(biāo)志位的計(jì)算與模擬標(biāo)志寄存器的讀寫，同時(shí)代碼膨脹率相對(duì)優(yōu)化前有11.13％～14.6%的降低。
　　為了降低仿真器在精確異常處理方面的性能開銷，提出了一種精確異常協(xié)同處理方法。通過簡化映射關(guān)系表，在硬件中實(shí)現(xiàn)CAM模塊，利用自定義指令完成映射