CCD高精度模擬信號處理前端關鍵集成技術.pdf

1、由于電荷耦合器件(CCD-Charge Couple Device)具有分辨率高、動態(tài)范圍大、可靠性高、信號輸出噪聲低、抗電磁干擾性能高等優(yōu)點,被廣泛應用于光電探測及實時圖像信息獲取領域。其應用范圍包括可見光、紫外甚至X射線等眾多領域。整個 CCD系統(tǒng)包括 CCD陣列器件、浮置擴散放大器(FDA-Floating Diff usion Amplifier)、模擬信號處理前端(AFE-Analog Front End)和數(shù)字信號處理(DS

2、P-Digital Signal Processing)模塊。在CCD讀出信號的數(shù)字化處理流程中,AFE模塊處在整個信號處理系統(tǒng)的最前端,其輸出信號為ADC量化后的數(shù)字信號,其后的數(shù)字信息處理模塊幾乎不會被噪聲等非理想因素干擾,因此AFE的性能直接決定了整個CCD圖像處理系統(tǒng)的信噪比。此外,隨著CCD制造工藝水平的不斷提高和圖像獲取領域需要的不斷擴大,使得CCD器件的像元尺寸不斷減小,同時其信號讀出驅動頻率不斷升高,檢測讀出的信號幅度也

3、相應減小。為保證CCD成像系統(tǒng)獲得高質量的圖像,尤其在高速 CCD成像系統(tǒng)中,高速高精度高集成度的 AFE設計變得非常關鍵。
　　針對高速高精度高集成的CCD信號處理應用需求,本文實現(xiàn)了一種高集成度14位40MSPS CCD AFE芯片,并集成了可編程時鐘驅動器。AFE信號處理包含相關雙采樣器(CDS-Correlated Double Sampling)、可變增益放大器(VGA-Variable Gain Amplifiers)

4、和14位40MSPS的模數(shù)轉換器(ADC-Analog to Digital Converter),其中集成的相關雙采樣和可變增益放大器減小了信號處理系統(tǒng)的功耗和芯片面積?？删幊虝r鐘驅動器將主時鐘的單周期等分為48份,通過可編程相位組合電路,產生相位及占空比可調的信號,根據(jù)CCD器件的要求,產生最優(yōu)的工作時序,通過調整采樣時間SHP和SHD的相對位置,可提供精度高達530ps的相關雙采樣時序。通過功耗與單級量化位數(shù)以及功耗與采樣電容值的

5、優(yōu)化模型分析,完成了14位40MSPS流水線ADC的系統(tǒng)級設計。芯片采用SMIC0.35μm3.3V CMOS工藝實現(xiàn),在主時鐘頻率為40MHz,輸入信號為10MHz時:集成可變增益放大器實現(xiàn)了0~18dB的增益近似控制,增益步長為0.035dB,相關雙采樣電路在增益為最大值,18dB時,SNR為100.25dB, SNDR為85.69dB;ADC的SNR為100dB,SNDR為85.5dB,精確時鐘內核電路輸出時鐘占空比范圍2％~98