高效異步FIFO的設(shè)計(jì)實(shí)現(xiàn).pdf

1、異步FIFO(First In First Out)是一種先進(jìn)先出的存儲(chǔ)器件，可以實(shí)現(xiàn)在不同時(shí)鐘域之間進(jìn)行數(shù)據(jù)的傳遞。異步FIFO的應(yīng)用場(chǎng)景十分廣泛，不僅能滿足現(xiàn)代國(guó)防、航天航空等領(lǐng)域應(yīng)用的需要，還可用于數(shù)據(jù)采集和圖象處理等其它方面。相比于同步集成電路設(shè)計(jì)，異步集成電路具有低功耗、高性能和便于模塊化設(shè)計(jì)等優(yōu)點(diǎn)，目前在集成電路的設(shè)計(jì)中已經(jīng)被各大公司所采用。特別是異步時(shí)鐘域數(shù)據(jù)之間的傳輸是一個(gè)重要的問(wèn)題，采用異步FIFO是解決這一問(wèn)題的重要

2、手段。
　　 空/滿信號(hào)的產(chǎn)生以及亞穩(wěn)態(tài)的問(wèn)題是異步FIFO設(shè)計(jì)中的兩個(gè)難點(diǎn)。首先:空/滿信號(hào)的產(chǎn)生，是通過(guò)比較讀寫(xiě)地址指針來(lái)產(chǎn)生的，當(dāng)讀寫(xiě)地址指針相同時(shí)，F(xiàn)IFO無(wú)法確定處于空狀態(tài)還是滿狀態(tài);其次:亞穩(wěn)態(tài)問(wèn)題，由于讀寫(xiě)地址處于不同的時(shí)鐘域之中，比較之前需要對(duì)地址進(jìn)行同步，由于地址指針是多位的，在同步過(guò)程中不可避免的會(huì)產(chǎn)生亞穩(wěn)態(tài)的問(wèn)題。
　　 針對(duì)存在的兩個(gè)問(wèn)題，本設(shè)計(jì)通過(guò)采用地址附加位和格雷碼指針代替二進(jìn)制碼地址的方式

3、進(jìn)行了有效的解決，即在讀寫(xiě)地址前增加一位附加位來(lái)判斷是空狀態(tài)還是滿狀態(tài)。在空滿狀態(tài)的界定時(shí)增加了保留空間(Reserve)這一參數(shù)，從而增強(qiáng)了FIFO的穩(wěn)定性。采用格雷碼指針代替二進(jìn)制碼地址，并且采用可配置的同步電路解決這一問(wèn)題。還通過(guò)對(duì)FIFO時(shí)鐘進(jìn)行合理的利用，在讀寫(xiě)控制模塊不工作時(shí)，相應(yīng)的時(shí)鐘停止，直到開(kāi)始工作時(shí)，時(shí)鐘重新啟動(dòng)，從而滿足了高效率的要求。
　　 本設(shè)計(jì)模塊采用Verilog HDL代碼進(jìn)行編寫(xiě)，使用Synop