一種基于FIFO的中央資源的設(shè)計(jì).pdf

1、目前復(fù)雜系統(tǒng)對(duì)處理器系統(tǒng)在性能、實(shí)時(shí)性、可靠性方面提出越來越高的綜合要求，采用多處理器系統(tǒng)能滿足日益提高的要求。在共享PCI /CompactPCI總線多處理器系統(tǒng)中，系統(tǒng)總線既是協(xié)同多個(gè)微處理器進(jìn)行并行處理的最關(guān)鍵的系統(tǒng)資源，又是系統(tǒng)性能主要的瓶頸，總線仲裁的目的是為了解決多個(gè)處理器結(jié)點(diǎn)共享總線資源引起的沖突競(jìng)爭(zhēng)的問題與合理公平高效地分配總線資源的問題，總線仲裁協(xié)議是提高系統(tǒng)性能的重要保障。許多人給出了用于多處理器系統(tǒng)的基于CPLD和

2、FPGA的獨(dú)立中央資源解決方案，但其中PCI總線仲裁器的設(shè)計(jì)都是在傳統(tǒng)的循環(huán)優(yōu)先級(jí)算法上的改進(jìn)。 基于上述問題，文章首先在深入分析現(xiàn)有仲裁算法的實(shí)現(xiàn)原理以及基本缺陷的基礎(chǔ)上，針對(duì)算法不足，提出一種基于FIFO隊(duì)列與循環(huán)優(yōu)先級(jí)相結(jié)合的仲裁算法，克服了傳統(tǒng)的循環(huán)優(yōu)先級(jí)算法所產(chǎn)生的特權(quán)插隊(duì)問題； 論文工作之二是采用性價(jià)比較高的Altera公司的Cyclone系列EP1C3T144C8芯片進(jìn)行中央資源的實(shí)現(xiàn)。采用自頂向下的設(shè)計(jì)方