16位雙積分型ADC的設(shè)計(jì).pdf

1、隨著科技的進(jìn)步,高精度系統(tǒng)的需求量已變得越來越大。校準(zhǔn)是提高高精度系統(tǒng)準(zhǔn)確性的一個(gè)必不可少的過程,但是校準(zhǔn)需要在校準(zhǔn)系統(tǒng)中添加一系列復(fù)雜的設(shè)計(jì)電路,這些可能包括大量的引腳,開關(guān),電阻,電容,硬件和軟件。為了解決這個(gè)問題,本文提出了一種新的方法,它采用雙積分型ADC(Analog-to-Digital Converter,模數(shù)轉(zhuǎn)換器)來代替校準(zhǔn)系統(tǒng)中復(fù)雜的設(shè)計(jì)電路。
　　在這種新穎的方法中,雙積分型ADC輸入一個(gè)直流信號(hào),內(nèi)部轉(zhuǎn)換為

2、n位的數(shù)字信號(hào),再把數(shù)字信號(hào)的其中幾位當(dāng)作校準(zhǔn)信號(hào)。通過這種方式,雙積分型ADC的結(jié)構(gòu)很簡(jiǎn)單,易于實(shí)現(xiàn),只需要很少的元件和引腳。用作校準(zhǔn)數(shù)字信號(hào)的比特?cái)?shù)取決于ADC的分辨率,而分辨率又取決于集成電路中的前端積分放大器的精度和的充放電時(shí)間的準(zhǔn)確度。然而,積分放大器存在失調(diào)和噪聲,其中,失調(diào)是由器件的失配和制造偏差引起的,而噪聲是由輸入和反饋電阻噪聲,運(yùn)放的固有噪聲引起的。為了減小失調(diào)和噪聲,積分放大器采用差分結(jié)構(gòu),緩沖放大器采用自偏置結(jié)構(gòu)

3、實(shí)現(xiàn)。另外,控制充放電時(shí)間的準(zhǔn)確度是非常困難的,所以數(shù)字控制模塊是用Verilog代碼編寫來提高充放電時(shí)間的準(zhǔn)確度,實(shí)現(xiàn)了關(guān)鍵時(shí)序路徑上的各種約束。
　　在傳統(tǒng)的0.25微米CMOS工藝下設(shè)計(jì)一個(gè)16位的雙積分型ADC。仿真結(jié)果表明,積分放大器的失調(diào)電壓是為7μV,積分放大器噪聲為nV級(jí),緩沖器放大器的失調(diào)為5μV,當(dāng)加入1MHz的時(shí)鐘頻率,2V的參考電壓和0.5V的直流輸入電壓時(shí),仿真得到的轉(zhuǎn)換時(shí)間為81.86ms,數(shù)字輸出為4