基于二分法的DPWM模塊設(shè)計與應(yīng)用.pdf

1、電源管理芯片廣泛應(yīng)用于電子產(chǎn)品中,傳統(tǒng)的電源管理IC主要采用模擬的控制方式來實(shí)現(xiàn),但是模擬電源易老化,可移植性差,不易集成等缺點(diǎn)使得模擬電源在高端市場的應(yīng)用受到了制約。數(shù)字電源以其高集成度,可移植性強(qiáng)和高精度等優(yōu)點(diǎn)在更低的輸出電壓,更寬范圍的負(fù)載以及各種電源同步管理等高端市場逐漸嶄露頭角。本文的研究就是針對數(shù)字電源來展開,眾所周知,數(shù)字比例-積分-差分器(Digital Proportion Integral Differential,

2、DPID)和數(shù)字脈寬調(diào)制器(Digital Pulse Width Modulator)是數(shù)字電源中兩個最關(guān)鍵的模塊,DPID用于對系統(tǒng)進(jìn)行補(bǔ)償,從而保證系統(tǒng)穩(wěn)定,DPWM用于將表示占空比信息的DPID碼轉(zhuǎn)換成周期一定的方波信號。所以,有效的補(bǔ)償網(wǎng)絡(luò)和高精度、高線性度的DPWM對數(shù)字電源系統(tǒng)的穩(wěn)定來說至關(guān)重要。
　　本文創(chuàng)新的地方在于優(yōu)化了DPID的Verilog代碼,消除了傳統(tǒng)DPID模塊產(chǎn)生的毛刺,并且完成了從前端到后端的設(shè)計

3、;另外,本文還提出了一種基于混合型數(shù)字脈寬調(diào)制器(HDPWM)的帶延遲線二分法校準(zhǔn)機(jī)制的新電路,該電路引入的二分算法對HDPWM中延遲線部分進(jìn)行校準(zhǔn),保證延遲線中每相鄰兩個延遲單元的延遲信息相同,從而保證高精度的前提下能有效地提高DPWM的線性度。文中首先詳細(xì)介紹了數(shù)字DC-DC變換器的設(shè)計方法學(xué)、基本原理以及離散域模型,然后介紹了 DPID模塊和 DPWM模塊從前端到后端的設(shè)計,最后仿真驗(yàn)證了DPWM的功能和數(shù)字電源的功能。對DPID