實(shí)時(shí)低功耗的ARM中斷控制器IP的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著生活水平的提高，國(guó)家對(duì)邊遠(yuǎn)地區(qū)的醫(yī)療服務(wù)也將改變傳統(tǒng)的模式，便攜式與遠(yuǎn)程實(shí)時(shí)醫(yī)療將成為未來(lái)服務(wù)體系中的一個(gè)重要手段，研發(fā)各類(lèi)移動(dòng)式醫(yī)療設(shè)備及開(kāi)發(fā)芯片就顯得尤為迫切。而中斷控制器作為芯片中連接外部設(shè)備與CPU的樞紐，隨著芯片復(fù)雜度的增加，擔(dān)當(dāng)?shù)娜蝿?wù)也越來(lái)越重要，其性能的優(yōu)劣將直接影響到整個(gè)系統(tǒng)的性能。一個(gè)功能完備的中斷系統(tǒng)，能極大地提高計(jì)算機(jī)處理事件的能力，提高效率，增強(qiáng)實(shí)時(shí)性。本項(xiàng)目所研究的中斷控制器便是針對(duì)低功耗移動(dòng)醫(yī)療監(jiān)控系統(tǒng)，

2、是其中不可或缺的重要模塊。
　　本課題采用自頂向下的方法完成對(duì)中斷控制器IP的設(shè)計(jì)，采用AMBAAHB總線接口，增強(qiáng)了中斷控制器的通用性和可移植性?？梢詫?shí)現(xiàn)32種不同類(lèi)型的中斷，為每一個(gè)中斷源都提供一個(gè)向量寄存器，保證在任何時(shí)刻都只有一個(gè)中斷在執(zhí)行處理。提供16個(gè)中斷優(yōu)先級(jí)，以滿(mǎn)足實(shí)際應(yīng)用的需要，同時(shí)還配置多種工作模式，避免在某些場(chǎng)合造成的惡意訪問(wèn)，提高中斷控制器的安全性。為了給予中斷控制器升級(jí)的空間，提供擴(kuò)展中斷接口的功能，支持

3、菊花鏈結(jié)構(gòu)。在設(shè)計(jì)中為了滿(mǎn)足對(duì)實(shí)時(shí)性的要求，對(duì)時(shí)序做了最嚴(yán)格的約束，采用單一的時(shí)鐘網(wǎng)絡(luò)，避免使用混合觸發(fā)器。
　　在完成各中斷邏輯單元和中斷優(yōu)先級(jí)的設(shè)計(jì)后，運(yùn)用Verilog-HDL語(yǔ)言對(duì)中斷控制器進(jìn)行代碼編寫(xiě)，聯(lián)合Modelsim和Debussy對(duì)其進(jìn)行了功能仿真，同時(shí)用Xilinx公司的FPGA驗(yàn)證了該中斷控制器的可行性。綜合工具則是使用Synopsys公司的DesignCompiler，包括對(duì)環(huán)境的約束，同時(shí)對(duì)中斷控制器采用