CPU-GPU供電網(wǎng)絡(luò)中去耦電容的分析與優(yōu)化.pdf

1、隨著電子系統(tǒng)向著更高速、集成度更高、功耗更大、低電壓和大電流的趨勢(shì)發(fā)展，高速數(shù)字系統(tǒng)設(shè)計(jì)的信號(hào)完整性和電源完整性將面臨嚴(yán)峻考驗(yàn)。在電源分配網(wǎng)絡(luò)上引起的噪聲耦合問(wèn)題會(huì)嚴(yán)重影響到微處理器電路的可靠性和穩(wěn)定性。適當(dāng)?shù)匾牒瓦x擇去耦電容來(lái)應(yīng)對(duì)電源供電網(wǎng)絡(luò)設(shè)計(jì)和優(yōu)化當(dāng)中的挑戰(zhàn)，已經(jīng)變成解決微處理器電源完整性問(wèn)題的主要手段。在傳統(tǒng)電源供電網(wǎng)絡(luò)的設(shè)計(jì)方法當(dāng)中，去耦電容選型則主要依賴于設(shè)計(jì)者的個(gè)人經(jīng)驗(yàn)，再輔以流片或制版后的實(shí)際測(cè)量、調(diào)整，以期最終達(dá)到設(shè)

2、計(jì)指標(biāo)。但這種方法由于周期長(zhǎng)、費(fèi)用大、重復(fù)設(shè)計(jì)的可能性高，已經(jīng)越來(lái)越不能適用于競(jìng)爭(zhēng)日趨激烈的電子工業(yè)中了?；诜抡婺Ｐ偷娜ヱ铍娙莘治龇椒ǎ茉谠O(shè)計(jì)開(kāi)始之前，就可以依據(jù)設(shè)計(jì)指標(biāo)給出相應(yīng)的設(shè)計(jì)指導(dǎo)，并跟蹤整個(gè)的設(shè)計(jì)周期，確保交付生產(chǎn)的質(zhì)量，極大地提高了設(shè)計(jì)的一次成功率，所以在現(xiàn)代的工業(yè)界應(yīng)用的越來(lái)越廣泛。本論文重點(diǎn)研究微處理器的電源分配網(wǎng)絡(luò)和基于仿真建模的去耦電容分析方法。探討了去耦電容對(duì)輸出信號(hào)完整性的影響。主要研究工作成果如下：