容錯(cuò)可重構(gòu)陣列及應(yīng)用研究.pdf

1、近年來，伴隨著集成電路設(shè)計(jì)與制造的技術(shù)的飛速發(fā)展，芯片的特征尺寸急劇減小，單位面積內(nèi)所能容納的晶體管數(shù)量也迅速增多，但同時(shí)這也使得電路系統(tǒng)在工作過程中發(fā)生故障的概率有所升高，尤其在深空探測、航空航天及國防軍事等應(yīng)用領(lǐng)域的關(guān)鍵系統(tǒng)中，惡劣復(fù)雜的物理環(huán)境要求電路系統(tǒng)必須擁有一定的容錯(cuò)能力?？芍貥?gòu)硬件由于功能靈活多變的特點(diǎn)，已經(jīng)得到了越來越廣泛的應(yīng)用，設(shè)計(jì)能夠自主容錯(cuò)的可重構(gòu)硬件具有重要的實(shí)用價(jià)值和研究意義。
　　本研究主要內(nèi)容包括：⑴

2、設(shè)計(jì)了一種具有容錯(cuò)能力的粗粒度可重構(gòu)陣列，它以片上網(wǎng)絡(luò)路由器為互連單元，從而提高了單元互連的靈活性；以一種精簡指令集處理器為計(jì)算單元，它包含算術(shù)邏輯運(yùn)算單元及乘累加運(yùn)算單元兩個(gè)計(jì)算內(nèi)核，具有較強(qiáng)的運(yùn)算能力，適用于數(shù)字信號(hào)處理等乘累加運(yùn)算較為密集的應(yīng)用領(lǐng)域。容錯(cuò)可重構(gòu)陣列可分為傳輸層與細(xì)胞層兩個(gè)主要部分，其中片上網(wǎng)絡(luò)構(gòu)成傳輸層，處理單元組成細(xì)胞層。⑵在傳輸層中，對于端口之間的互連線，采用三模冗余、擴(kuò)展海明碼和檢錯(cuò)重傳機(jī)制這三種容錯(cuò)方法應(yīng)對

3、瞬態(tài)故障。其中三模冗余主要用于實(shí)現(xiàn)對數(shù)據(jù)流控制和鏈路狀態(tài)信號(hào)的加固；擴(kuò)展海明碼能夠?qū)Χ丝谥g所傳數(shù)據(jù)中的單個(gè)數(shù)據(jù)位故障進(jìn)行糾正，對兩位數(shù)據(jù)故障進(jìn)行報(bào)錯(cuò)；檢錯(cuò)重傳機(jī)制則用于實(shí)現(xiàn)對雙數(shù)據(jù)位故障的糾正，以降低數(shù)據(jù)傳輸?shù)恼`碼率。針對永久故障，采用自適應(yīng)路由和連線內(nèi)建自測試與自修復(fù)的方法進(jìn)行解決。在細(xì)胞層中，對于單元失效的問題，模仿生物體胚胎細(xì)胞的分化機(jī)制，在系統(tǒng)初始化階段，通過給每個(gè)細(xì)胞分配不同的配置信息，將陣列分化為不同的形式，使用正?？臻e細(xì)