基于剩余誤差時間放大的混合式時間數(shù)字轉換電路設計.pdf

1、時間測量廣泛應用于科學研究與工程技術領域，在電信通訊、軍事航空、原子物理等方面都占據(jù)著舉足輕重的地位。時間數(shù)字轉換器(Time-to-Digital Converter, TDC)用于測量兩個異步脈沖信號之間的時間間隔，通過不同方式的量化處理，將時間量轉化成數(shù)字量輸出。相比模/數(shù)轉換器(Analog-to-Digital Converter，ADC)，TDC作為一種特定場合應用的ADC，它更方便地實現(xiàn)了時間信號的直接轉換，并具有結構簡單

2、、硬件資源消耗低、可靠性強等獨特優(yōu)勢，逐漸取代ADC成為時間測量領域的最佳選擇。
　　本文提出了一種全新的基于剩余誤差時間放大的混合式TDC電路，它有效結合了分段式TDC與分步式TDC的優(yōu)點，實現(xiàn)了寬范圍時間的精確測量。以高段位計數(shù)型TDC結合中段位環(huán)振多相時鐘細分辨TDC構成的兩段式TDC，完成時間間隔的粗測量。分段式TDC實現(xiàn)寬范圍檢測，并獲得適中的分辨率，其時間余量由剩余時間提取電路獲得。以時間放大器為核心的兩步式TDC對提

3、取的誤差時間進行線性放大，時間放大器采用基于延遲鎖相環(huán)(Delay-Locked-Loop，DLL)的可變增益結構，為兩步式TDC的時間量化提供寬線性輸入范圍和高穩(wěn)定增益。抽頭延遲線TDC采用與中段位TDC相同的延遲單元，并對放大后的時間進行測量，以“放大-再量化”的處理方式使時間分辨率突破工藝門延時限制。此外，該混合式TDC中的時鐘均采用DLL驅動方式，利用其閉環(huán)負反饋結構，有效改善了環(huán)振時鐘頻率以及延遲單元延時的穩(wěn)定性。